DIALOG(R) File 352: Derwent WPI

(c) 2003 Thomson Derwent. All rts. reserv.

Related WPI Acc No: 2000-121875; 2003-650347; 2003-650348

XRPX Acc No: N96-166556

Semiconductor integrated circuit e.g. memory — has auxiliary supply voltage generator which generates voltage when reduction in first supply voltage is detected

Patent Assignee: MATSUSHITA DENKI SANGYO KK (MATU ) Number of Countries: 001 Number of Patents: 002

Patent Family:

 Patent No
 Kind
 Date
 Applicat No
 Kind
 Date
 Week

 JP 8069690
 A 19960312
 JP 94204885
 A 19940830
 199620
 B

 JP 3110257
 B2 20001120
 JP 94204885
 A 19940830
 200101

Priority Applications (No Type Date): JP 94204885 A 19940830

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 8069690 A 26 G11C-011/407

JP 3110257 B2 18 G11C-011/407 Previous Publ. patent JP 8069690

Abstract (Basic): JP 8069690 A

The semiconductor integrated circuit consists of a first supply voltage generator (301) to which a control signal is input. The level change of the control signal is detected by a level detection circuit (304) based on which a first supply voltage is generated by the first supply voltage generator. An oscillator (305) oscillates based on the control signal level change and controls a second supply voltage generator (303) at the standby time.

An auxiliary supply voltage generator is driven by the oscillation signal at the time of operation. The auxiliary supply voltage generator generates a supply voltage when reduction in the first supply voltage is detected at the time of operation. The second and auxiliary supply voltage generators are connected in such a way that they supply an optimum power supply leak current during operation and standby time.

ADVANTAGE - Simplifies circuit composition. Avoids increase in power consumption. Limits internal leak current.

Dwg. 1/25

Title Terms: SEMICONDUCTOR; INTEGRATE; CIRCUIT; MEMORY; AUXILIARY; SUPPLY; VOLTAGE; GENERATOR; GENERATE; VOLTAGE; REDUCE; FIRST; SUPPLY; VOLTAGE; DETECT

Index Terms/Additional Words: BOOSTER; POWER; SUPPLY

Derwent Class: U13; U14

International Patent Class (Main): G11C-011/407

International Patent Class (Additional): HO1L-021/822; HO1L-021/8242;

H01L-027/04; H01L-027/108

File Segment: EPI

DIALOG(R) File 347: JAP10

(c) 2003 JPO & JAPIO. All rts. reserv.

05114190 \*\*Image available\*\* SEMICONDUCTOR INTEGRATED CIRCUIT

PUB. NO.:

**08-069690** [JP 8069690 A]

PUBLISHED:

March 12, 1996 (19960312)

INVENTOR(s): SUZUKI RIICHI

IWATA TORU

TSUJI TOSHIAKI

AKAMATSU HIRONORI

APPLICANT(s): MATSUSHITA ELECTRIC IND CO LTD [000582] (A Japanese Company

or Corporation), JP (Japan)

APPL. NO.:

06-204885 [JP 94204885]

FILED:

August 30, 1994 (19940830)

[6] G11C-011/407; H01L-027/108; H01L-021/8242

INTL CLASS:

JAPIO CLASS: 45.2 (INFORMATION PROCESSING -- Memory Units); 42.2

(ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: RO97 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

#### **ABSTRACT**

PURPOSE: To provide a source voltage generating circuit compensating a leakage current at an operating time without increasing current consumption at a waiting time.

CONSTITUTION: A control signal having level varied corresponding to the operating time and the waiting time is inputted to the source voltage generation circuit 301 for the operating time, and a source voltage is generated corresponding to the level change of the control signal. When the source voltage drops lower than a detection level of a level detection circuit 304 regardless of the operating time and the waiting time, an oscillation circuit 305 oscillates. The source voltage generation circuit 303 for the waiting time is controlled only by the output of the oscillation circuit 305, and an auxiliary source voltage generation circuit 302 is driven with an oscillation signal outputted from the oscillation circuit 305 by the control signal only at the operating time. When current supply capacity sufficient for compensating the power source leakage current at the operating time is provided for the auxiliary source voltage generation circuit 302, the irreducible minimum current supply capacity sufficient for compensating the power source leakage current at the waiting time may do with for the source voltage generation circuit 303 for the waiting time.

(11)特許出願公開番号

# 特開平8-69690

(43)公開日 平成8年(1996)3月12日


(51) Int. Cl. <sup>6</sup> G11C 11/407 H01L 27/108 21/8242	識別記号	F I
	7735-4M	G11C 11/34 354 F H01L 27/10 681 F 審査請求 未請求 請求項の数33 OL (全26頁)
(21) 出願番号	特願平6-204885 平成6年(1994)8月30日	(71)出願人 000005821 松下電器産業株式会社 大阪府門真市大字門真1006番地
(227 Mag C)	<b>一成0</b> 年(1994) 6 月 30日	(72)発明者 鈴木 利一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
		(72)発明者 岩田 徹 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
		(72)発明者 辻 敏明 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
		(74)代理人 弁理士 前田 弘 (外2名) 最終頁に続く

# (54) 【発明の名称】半導体集積回路


### (57) 【要約】

【目的】 待機時の消費電流を増やさずに動作時のリーク電流を補償する電源電圧発生回路を実現する。


【構成】 動作時用電源電圧発生回路301には、動作時、待機時に応じてレベルが変化する制御信号が入力されており、制御信号のレベル変化に対応して電源電圧を発生する。動作時、待機時にかかわらず、電源電圧がレベル検知回路304の検知レベルより降下すると、発振回路305が発振する。待機時用電源電圧発生回路303は発振回路305の出力のみで制御されており、補助電源電圧発生回路302は、制御信号によって動作時だけ、発振回路305が出力する発振信号で駆動される。動作時の電源リーク電流を補うに十分な電流供給能力を補助電源電圧発生回路302に持たせれば、待機時用電源電圧発生回路303には、待機時の電源リーク電流を補償する必要最小限の電流供給能力があればよい。



# (b) 昇圧電源消費電流(IPP)タイムチャート



# (c) 界丘電源消費電流(IPP)比較



#### 【特許請求の範囲】

【請求項1】 外部から与える電源電圧とは異なる第1 の電源電圧を動作時に発生する第1の電源電圧発生回路 と、

1

前記第1の電源電圧を検知して前記第1の電源電圧が検 知レベルよりも低下した際に電圧を発生する第2の電源 **質圧発生同路と、** 

動作時のみに前記第1の電源電圧を検知して前記第1の 電源電圧が検知レベルよりも低下した際に電圧を発生す る第3の電源電圧発生回路とを備えたことを特徴とする 10 作られる電圧が印可されるワード線と、 半導体集積回路。

【請求項2】 第3の電源電圧発生回路は、その供給能 力が、第2の電源電圧発生回路の供給能力よりも高いこ とを特徴とする請求項1記載の半導体集積回路。

【請求項3】 第2の電源電圧発生回路及び第3の電源 電圧発生回路は、第1の電源電圧を検知する電圧検知部 を有し、

前記第3の電源電圧発生回路の電圧検知部は、前記第2 の電源電圧発生回路の電圧検知部と共用されることを特 徴とする請求項1記載の半導体集積回路。

【請求項4】 第3の電源電圧発生回路は、第1の電源 電圧発生回路により兼用され、

前記第3の電源電圧発生回路を兼用する第1の電源電圧 発生回路は、

チャージポンプ回路と、

前記チャージポンプ回路を駆動するための駆動信号を発 生する第1の発振回路とを有し、

前記第1の発振回路は、入力される制御信号に応じて半 導体集積回路の動作時のみに発振する構成であることを 特徴とする請求項1、請求項2又は請求項3記載の半導 30 体集積回路。

【請求項5】 第3の電源電圧発生回路は、第2の電源 電圧発生回路により兼用され、

前記第3の電源電圧発生回路を兼用する第2の電源電圧 発生回路は、

チャージポンプ回路と、

前記チャージポンプ回路を駆動するための駆動信号を発 生する第2の発振回路とを有し、

前記第2の発振回路は、入力される制御信号に応じて半 更される構成であることを特徴とする請求項1、請求項 2 又は請求項3記載の半導体集積回路。

【請求項6】 第2の発振回路は、動作時の発振周波数 が待機時の発振周波数よりも高い周波数に変更されるこ とを特徴とする請求項5記載の半導体集積回路。

【請求項7】 第1の電源電圧発生回路及び第3の電源 電圧発生回路は、各々、チャージポンプ回路を有し、 前記第1の電源電圧発生回路は、ロウアドレスストロー ブ信号(RAS)に同期して前記チャージポンプ回路を 駆動し、

前記第3の電源電圧発生回路は、コラムアドレスストロ ープ信号(CAS)に同期してチャージポンプ回路を駆 動する構成であることを特徴とする請求項1、請求項2 又は請求項3記載の半導体集積回路。

【請求項8】 第3の電源電圧発生回路は、第1の電源 電圧発生回路よりも電流供給能力が低いことを特徴とす る請求項1、請求項2、請求項3、請求項4、請求項 5、請求項6又は請求項7記載の半導体集積回路。

【請求項9】 動作時に昇圧電源電圧又は昇圧電源から

待機時に前記ワード線を接地電位にする制御トランジス タとを備えた半導体集積回路において、

前記制御トランジスタは、そのドレインに前記ワード線 が接続されると共に、そのゲート及びソースに接地電位 レベル又は電源電圧レベルよりも低い電圧が印可される NチャンネルMOSトランジスタより成り、

前記NチャンネルMOSトランジスタは、そのゲート長 が、半導体集積回路に備える他のNチャンネルMOSト ランジスタの最小ゲート長よりも長いことを特徴とする 20 半導体集積回路。

【請求項10】 動作時に昇圧電源電圧又は昇圧電源か ら作られる電圧が印可されるワード線と、

待機時に前記ワード線を接地電位にする制御トランジス タとを備えた半導体集積回路において、

前記制御トランジスタは、そのソースに前記ワード線が 接続されると共に、そのゲートに昇圧電源電圧又は昇圧 電源から作られる電圧が印可され、そのドレインに接地 電位レベル又は電源電圧レベルよりも低い電圧が印可さ れるPチャンネルMOSトランジスタより成り、

前記PチャンネルMOSトランジスタは、そのゲート長 が、半導体集積回路に備える他のPチャンネルMOSト ランジスタの最小ゲート長よりも長いことを特徴とする 半導体集積回路。

【請求項11】 昇圧端子に接続される整流スイッチ

前記整流スイッチに電荷を供給する電荷供給手段と、 前記整流スイッチを制御する整流スイッチ制御手段と、 クロックを供給するクロック供給手段と、

前記電荷供給手段及び整流スイッチ制御手段の各出力を 導体集積回路の動作時と待機時との間で発振周波数が変 40 所定電圧にプリチャージするプリチャージ手段とを備 え、

> 前記電荷供給手段は、前記クロック供給手段のクロック の入力により、出力の電位が昇圧される構成であり、 前記整流スイッチ制御手段は、前記電荷供給手段の出力 により、出力の電位が前記電荷供給手段の出力電位を越 える電位に昇圧されて、前記整流スイッチをONさせる 構成であることを特徴とする半導体集積回路。

【請求項12】 第1の電源と、

前記第1の電源よりも電圧の低い第2の電源と、

50 クロックを供給するクロック供給手段と、

前記第1の電源に接続されるプリチャージ手段と、 出力に前記プリチャージ手段のプリチャージ電荷が蓄積 されると共に、前記クロック供給手段のクロックの入力 により前記出力の電位が昇圧される電荷供給手段と、 出力に前記プリチャージ手段が接続され、前記電荷供給 手段の出力により前記出力の電位が昇圧される整流スイッチ制御手段と、

前記第2の電源に接続され、前記クロック供給手段のクロックの入力により前記整流スイッチ手段を初期状態にリセットするリセット手段と、

前記電荷供給手段の出力に接続され、前記整流スイッチ 手段の出力により制御される整流スイッチとを備え、 前記整流スイッチの出力は、前記第1の電源の電位より も高い昇圧電位であることを特徴とする半導体集積回 路。

【請求項13】 電荷供給手段は、

キャパシタと、クロック供給手段のクロックを入力して 前記キャパシタを駆動するドライバとを備えることを特 徴とする請求項12記載の半導体集積回路。

【請求項14】 整流スイッチ制御手段は、 PチャネルMOSトランジスタと、キャパシタと、ダイ オードとを備え、

前記PチャネルMOSトランジスタのソース及び基板端子は電荷供給手段に接続され、前記PチャネルMOSトランジスタのドレインは前記キャパシタの第1の電極及びリセット手段に接続され、前記PチャネルMOSトランジスタのゲートは、所定の電位に接続され、

前記キャパシタの第2の電極は整流スイッチに接続さ <sub>2</sub>

前記ダイオードの入力は電荷供給手段の出力に接続され、前記ダイオードの出力は前記キャパシタの第2の電極に接続されることを特徴とする請求項12記載の半導体集積回路。

【請求項15】 リセット手段は、

ソースが第2の電源に接続され、ゲートがクロック供給 手段の出力に接続された第1のNチャネルMOSトラン ジスタと、

ソースが前記第1のNチャネルMOSトランジスタのドレインに接続され、ゲートが第1の電源に接続され、ドレインが整流スイッチ制御手段のキャパシタの第1の電 40 極に接続された第2のNチャネルMOSトランジスタとを備えることを特徴とする請求項14記載の半導体集積回路。

【請求項16】 ダイオードは、

ゲート及びドレインが電荷供給手段の出力に接続され、 ソースはキャパシタの第2の電極に接続された第3のN チャネルMOSトランジスタより成ることを特徴とする 請求項15記載の半導体集積回路。

【請求項17】 プリチャージ手段は、

ドレイン及びゲートが第1の電源に接続され、ソースが 50 とする請求項20記載の半導体集積回路。

電荷供給手段の出力に接続された第4のNチャネルMO Sトランジスタより成ることを特徴とする請求項12記 載の半導体集積回路。

【請求項18】 整流スイッチは、

ドレインが電荷供給手段の出力に接続され、ゲートが整流スイッチ手段のキャパシタの第2の電極に接続された第5のNチャネルMOSトランジスタより成ることを特徴とする請求項14記載の半導体集積回路。

【請求項19】 請求項12記載の半導体集積回路を2 10 組備えると共に、

前記2組の半導体集積回路に各々備えるプリチャージ手 段のプリチャージ電位を昇圧する昇圧手段を備え、

前記2組の半導体集積回路に備える各々の整流スイッチ の出力同志が接続されることを特徴とする半導体集積回 路。

【請求項20】 昇圧手段は、

第6のNチャネルMOSトランジスタと、

第7のNチャネルMOSトランジスタとを備え、

前記第6のNチャネルMOSトランジスタと前記第7の 20 NチャネルMOSトランジスタとの両ドレインは、第1 の電源に接続され、

前記第6のNチャネルMOSトランジスタのソースは、 前記2組の半導体集積回路のうち一方の半導体集積回路 に備える電荷供給手段の出力に接続され、

前記第7のNチャネルMOSトランジスタのソースは、 前記2組の半導体集積回路のうち他方の半導体集積回路 に備える電荷供給手段の出力に接続され、

前記第6のNチャネルMOSトランジスタのゲートは、 前記第2の半導体集積回路に備える電荷供給手段の出力 30 に接続され、

前記第7のNチャネルMOSトランジスタのゲートは、 前記第1の半導体集積回路に備える電荷供給手段の出力 に接続されることを特徴とする請求項19記載の半導体 集積回路。

【請求項21】 2組の半導体集積回路に備えるクロック供給手段は、各々、その出力するクロックが、互いに、前記2組の半導体集積回路に各々備える電荷供給手段の出力の電位を同時に昇圧しないように設定されていることを特徴とする請求項20記載の半導体集積回路。

【請求項22】 2組の半導体集積回路に備える整流スイッチ制御手段は、各々、

更にキャパシタと、第8のNチャネルMOSトランジス タとを備え、

前記キャパシタは、電荷供給手段とPチャネルMOSトランジスタのソースとの間に配置され、

前記第8のNチャネルMOSトランジスタは、ドレインが第1の電源に接続され、ソースがPチャネルMOSトランジスタのソースに接続され、ゲートが他方の半導体集積回路の電荷供給手段の出力に接続されることを特徴とする競技項20記載の米道体集積回路

【請求項23】 所定の電位は、第1の電源の電位であ ることを特徴とする請求項14記載の半導体集積回路。

【請求項24】 第3~第8のNチャネルMOSトラン ジスタのしきい値は、第1及び第2のNチャネルMOS トランジスタのしきい値よりも低い値に設定されること を特徴とする請求項16、請求項17、請求項18、請 求項20又は請求項22記載の半導体集積回路。

【請求項25】 第1の電源は、外部電源、又は、内部 電源発生回路により生成した前記外部電源より高い電位 を持つ電源であり、

第2の電源の電位は、接地電位であることを特徴とする 請求項12、請求項15、請求項20、請求項22又は 請求項23記載の半導体集積回路。

【請求項26】 ソースが第1の電源に接続され、ドレ インが抵抗又はトランジスタを介してグランドに接続さ れ、ウエル電位がチップ内部で発生する昇圧電源電位で あり、ゲート電位が自身のしきい値電圧分だけ前記第1 の電源の電位より低い第1のpチャンネルトランジスタ

前記第1のpチャンネルトランジスタのドレインの電位 20 を昇圧電位検知信号とすることを特徴とする半導体集積 回路。

【請求項27】 別途、ソースが第1の電源に接続さ れ、ドレインが抵抗又はトランジスタを介してグランド に接続され、ゲートとドレインとを短絡した第2のpチ ャンネルトランジスタを備え、

第1のpチャンネルトランジスタのゲートは、前記第2 のpチャンネルトランジスタのドレインに接続されるこ とを特徴とする請求項26記載の半導体集積回路。

【請求項28】 第1のpチャンネルトランジスタに直 30 列に接続されて電源電圧とグランド間に配置されたトラ ンジスタは、nチャンネルトランジスタであり、前記n チャンネルトランジスタのゲート電位は、昇圧電源電位 であることを特徴とする請求項26記載の半導体集積回

【請求項29】 ソースが第1の電源に接続され、ドレ インが抵抗又はトランジスタを介してグランドに接続さ れ、ウエル電位がチップ内部で発生する昇圧電源電位で ある第3のpチャンネルトランジスタと、

ソースが第1の電源に接続され、ドレインが抵抗又はト 40 ランジスタを介してグランドに接続され、ゲートとドレ インとを短絡した第4のpチャンネルトランジスタと、 前記第3のpチャンネルトランジスタのドレイン及び前 記第4のpチャンネルトランジスタのドレインを入力 し、出力を昇圧電位検知信号とする電圧比較器とを備え たことを特徴とする半導体集積回路。

【請求項30】 第3のpチャンネルトランジスタに直 列に接続されて第1の電源電圧とグランド間に配置され たトランジスタは、nチャンネルトランジスタであり、

源電位であることを特徴とする請求項29記載の半導体 集積回路。

【請求項31】 ソースが第1の電源に接続され、ドレ インが抵抗又はトランジスタを介してグランドに接続さ れ、ゲート電位がチップ内部で発生する昇圧電源電位で ある第1のnチャンネルトランジスタと、

抵抗又はトランジスタを介してグランドに接続した第5 のpチャンネルトランジスタと、

ソースが第1の電源に接続され、ドレインが抵抗又はト 10 ランジスタを介してグランドに接続され、ゲートとドレ インとを短絡した第6のpチャンネルトランジスタとを 備え、

前記第1のnチャンネルトランジスタのドレインは、前 記第5のpチャンネルトランジスタのソースに接続さ

前記第5のpチャンネルトランジスタのゲートは、前記 第6のpチャンネルトランジスタのドレインに接続さ れ、

前記第5のpチャンネルトランジスタのドレインの電位 を昇圧電位検知信号とすることを特徴とする半導体集積 回路。

【請求項32】 ソースがグランドに接続され、ドレイ ンが抵抗又はトランジスタを介して第1の電源に接続さ れ、ウエル電位がチップ内部で発生する基板電源電位で あり、ゲート電位が自身のしきい値近傍の電位である第 2のnチャンネルトランジスタを備え、

前記第2のnチャンネルトランジスタのドレインの電位 を基板電位検知信号とすることを特徴とする半導体集積 回路。

【請求項33】 別途、ソースがグランドに接続され、 ドレインが抵抗又はトランジスタを介して第1の電源に 接続され、ゲートとソースとが短絡され、ウエル電位が 接地電位である第3のnチャンネルトランジスタを備 え、

前記第2のnチャンネルトランジスタのゲートは、前記 第3のnチャンネルトランジスタのドレインに接続され ることを特徴とする請求項32記載の半導体集積回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はメモリIC等の半導体集 積回路において、低消費電力且つ安定に動作する昇圧電 源等の電源発生回路に関する。

[0002]

【従来の技術】近年、携帯機器の普及に伴い、また、省 エネルギーという観点から、電池駆動を可能とした低電 圧動作、低消費電力のLSIに対する需要が高まってき ている。ダイナミックメモリ(DRAM)においては、 高速に低電圧動作を実現する技術として常時昇圧方式と いう技術が開発されている (例えば特開平3 - 273594号 前記nチャンネルトランジスタのゲート電位は、昇圧電 50 公報参照)。そして、本出願人は、前記常時昇圧方式に

おいて、待機時の消費電力を低減するため、動作時と待 機時とで独立2系統の昇圧電源回路を設け、電流供給能 力は低いが消費電力が少ない昇圧電源回路で待機時の昇 圧電源を供給する方式を特願平5 -280918に提案してい る。

【0003】前記提案のもの、即ち動作時と待機時とで 独立2系統の昇圧電源回路を設け、電流供給能力は低い が消費電力が少ない昇圧電源回路で待機時の昇圧電源を 供給する方式について、図面を参照しながら説明する。 図2は前記提案例の昇圧電源回路の構成を示すものであ 10 クロックφ1~φ3を供給するクロック供給手段であ る。図2において、401は動作時用チャージポンプ回 路、402は動作時用チャージポンプ制御回路、403 は待機時用チャージポンプ回路、405は昇圧電位検知 回路、404は発振回路である。

【0004】動作時において、昇圧電源は、ワード線の 昇圧等、ロウアドレスストロープ信号(RAS)のレベ ル遷移に同期して消費されるので、動作時用チャージポ ンプ制御回路402はRASのレベル遷移に応じて動作 時用チャージポンプ回路401を駆動している。

電源の消費は、リーク成分のみであるから、待機時の昇 圧電源供給能力はリーク量を補充する程度でよい。ま た、昇圧電位が検知レベルを越えてからも、検知時間遅 れにより、チャージポンプ回路はむだに動作してしま う。したがって、動作時と待機時で2系統のチャージポ ンプ回路を備え、動作時チャージポンプ回路と比べて待 機時チャージポンプ回路の供給能力、すなわち消費電流 を低く抑え、待機時は待機時用チャージポンプ回路のみ が動く構成とした方が、待機時の低消費電力化には得策 である。待機時の昇圧電位を昇圧電位検知回路405で 30 検知し、昇圧電位が検知レベル以下になると発振回路4 04が発振して、待機時用チャージポンプ回路403を 駆動する。

【0006】また、近年の半導体集積回路は、それを搭 載する機器の低消費電力化を図るために低電圧の外部単 一電源を使用する傾向にあるが、内部回路の一部に於い て、複数の信号電位を必要とする場合が生じる。例え ば、ダイナミックランダムアクセスメモリに於いては、 メモリセルの容量に蓄積される電位をNチャネルMOS 無しに読み出しを行なうためには、NチャネルMOSト ランジスタのゲートを容量に蓄積する電位に対してNチ ャネルMOSトランジスタのしきい値以上高い電位で駆 動しなければならない。容量に蓄積される電位は、通 常、外部電源電位が使用されるので、NチャネルMOS トランジスタのゲート駆動電位は、電源電位より高い電 位に昇圧しなければならず、この高電位を集積回路内部 で発生する必要がある。また、半導体集積回路はそれ自 身の低消費電力化、高速化の要求が厳しく、動作電流が 少なく、且つ高速で動作する昇圧回路が必要とされてい 50 リチャージ手段204により(VCC-Vtn)レベ

る。

【0007】以下、図面を参照しながら、上記した従来 の昇圧回路、即ち前記図2に示す動作時用又は待機時用 のチャージポンプ回路の一例について説明する。

【0008】図14に従来の昇圧回路の構成の一例を示 す。図15に、図14に示す従来の昇圧回路に於ける動 作タイミングチャートを示す。

【0009】図14に於いて、各トランジスタはMOS トランジスタであり、200~202はそれぞれ異なる る。203はクロック供給手段200の出力クロックの 1を入力しノードaに接続される電荷供給手段であっ て、昇圧用電荷を蓄積するキャパシタ210と、クロッ クφ1を入力して大容量キャパシタ210を駆動するド ライパ211を備える。

【0010】204は大容量キャパシタ210をプリチ ャージするプリチャージ手段であって、ゲート及びドレ インが外部電源もしくは図14に示されない内部電源発 生回路で生成した電源であるVCC電源に接続され、ソ 【0005】待機時(RASがハイである期間)の昇圧 20 一スがノードaに接続されるNチャネルMOSトランジ スタで構成される。

> 【0011】205は整流スイッチであって、ドレイン がノードaに接続され、ゲートがノードcに接続され、 ソースが昇圧電源VPPに接続されたNチャネルMOS トランジスタで構成される。

【0012】206は整流スイッチ制御手段であって、 ドレインがノードaに接続され、ソースがノードbに接 続され、ゲートがノード c に接続されたNチャネルMO Sトランジスタ212と、ノードbとノードcのそれぞ れに異なる電極を接続したキャパシタ213を備える。

【0013】207はリセット手段であって、ソースが 接地電源に接続され、ゲートがクロック供給手段202 の出力であるクロックφ3を入力するNチャネルMOS トランジスタ214と、ソースがNチャネルMOSトラ ンジスタ214のドレインに接続され、ゲートがVCC 電源に接続され、ドレインがノードcに接続されるNチ ャネルMOSトランジスタ215を備える。

【0014】クロックφ1~φ3の信号レベルは論理的 なHighレベルがVCC電源レベル、論理的なLow トランジスタを介してビット線に読み出すが、電位低下 40 レベルが接地電源レベルである。ノードcは後述する様 にVCC電源レベルより高いレベルに昇圧されるため、 ノードcがVCC電源レベルより高いレベルに昇圧され た時に、ノードcからVCC電源への逆流を避けるため クロック供給手段201の出力であるクロックφ2はハ イインピーダンスにする必要がある。

> 【0015】図14に示す従来の昇圧回路は、初期状態 で、図15の(a)~(c)に示す如く、クロックφ1 及び 6 3 は V C C レベルであり、クロック 6 2 は接地レ ベルである。図15の(d)に示す如く、ノードaはプ

ル。ここでVtnとはNチャネルMOSトランジスタの しきい値である。図15の(e)、(f)に示す如く、 ノードb及びノード c は接地レベルである。

【0016】図14に示す従来の昇圧回路が動作する と、先ず、図15の(b)に示す如く、クロック o2が VCCレベルに遷移すると、図15の(f)に示す如 く、ノードcがVCCレベルに遷移し、NチャネルMO Sトランジスタ212をオンする。これによりプリチャ ージ手段204のVCC電源からNチャネルMOSトラ ンジスタ212及びNチャネルMOSトランジスタ21 10 5、214を通じて接地電源に貫通電流が生じるが、、 図15の(e)に示す如く、ノードbは接地電位に保た れる様に、NチャネルMOSトランジスタ212の駆動 能力は十分小さく設定されている。

【0017】続いて、図15の(c)に示す如く、クロ ックφ3が接地レベルに遷移し、NチャネルMOSトラ ンジスタ214がオフして、図15の(e)に示す如 く、ノードbはプリチャージ手段204により(VCC -Vtn)レベルに充電される、この際、キャパシタ2 13の両電極間にはVCCレベルだけ電位差があり、図 20 15の(f)に示す如く、ノードcはキャパシタ213 により(2 VCC-Vtn)レベルまで昇圧される。同 時に、ノードcからクロック供給手段201を構成する 回路のVCC電源への電流の逆流を避けるため、図15 の(b)に示す如く、クロック供給手段201の出力で あるφ2はハイインピーダンスに設定される。

【0018】続いて、図15の(a)に示す如く、クロ ックφ1が接地レベルに遷移し、電荷供給手段203を 構成するドライバ211が、キャパシタ210のノード aとは反対側の電極を接地レベルからVCCレベルまで 30 は、RASがロウである期間の昇圧電源リーク電流が、 昇圧して、図15の(d)に示す如く、ノードaは(V CC-Vtn)レベルから(2VCC-Vtn)レベル まで昇圧される。これにより、図15の(e)に示す如 く、ノードbは、NチャネルMOSトランジスタ212 を介して、(2 VCC-Vtn)レベルまで昇圧され、 図15の(f)に示す如く、ノードcがキャパシタ21 3により(3 V C C - V t n) レベルまで昇圧される。 この時、ノードcのレベルはノードaの(2VCC-V tn)レベルよりNチャネルMOSトランジスタ205 NチャネルMOSトランジスタ205を介して昇圧電源 VPPに供給される。その結果、図15の(d)、

(e)に示す如く、ノードa及びノードbのレベルは、 昇圧電源VPPと同レベルとなる。

【0019】次に、前記レベル検知回路314の従来に おける具体的構成の一例を図22に示す。

【0020】図22において、ソース電位とウエル電位 が昇圧電位であるpチャンネルトランジスタ524は抵 抗527と直列に接続し昇圧電源とグランド間に配置さ れ、ドレインは、しきい値電圧を所望の値に設定したイ 50 ャンネルトランジスタ342を通じてワード線341に

ンバーター525を介して内部昇圧電位ジェネレータに 接続し、ゲートは、抵抗526と直列に接続し電源電圧 とグランド間に配置した、ゲートとドレインを短絡した pチャンネルトランジスタ523のドレインに接続され ている。

【0021】以上のように構成された従来の半導体集積 回路について、以下、その動作について説明する。

【0022】pチャンネルトランジスタ523のしきい 値電圧をVt1とすると、pチャンネルトランジスタ5 23のドレイン電位はVCC-Vt1となる。pチャン ネルトランジスタ524のしきい値電圧をVt2とする と、昇圧電位がVCC-Vt1+Vt2に達した時、ト ランジスタ524はオン状態になりトランジスタ524 のドレイン電圧は上昇する。しきい値電圧Vt1、Vt 2及び抵抗526、527の抵抗値を調整することによ り、pチャンネルトランジスタ524のドレイン電位を ソース電圧の昇圧電位の変動に連動させることができ

【0023】昇圧電位が所望の設定値より高くなった時 には、pチャンネルトランジスタ524のドレイン電位 は上昇し、インパータ514のしきい値電圧以上になる と、内部昇圧電位ジェネレータを停止させ、昇圧電位が 所望の電位より高くなることを防止することが可能であ

【0024】同様にして、昇圧電位が低下した場合も、 内部昇圧電位ジェネレータを動作させ、昇圧電位が所望 の電位より低くなることを防止することが可能である。 [0025]

【発明が解決しようとする課題】ところで、本発明者等 RASがハイである期間(待機時)の昇圧電源リーク電 流よりも増大することを見出した。

【0026】このことを図6を用いて説明する。図6は ワード線ドライバ回路を示したものである。ノード34 4に昇圧電源が印可されている。 RASがハイの場合、 ノード346、347はGNDレベルでNチャンネルト **ランジスタ349がオフ、ノード348はハイレベルで** Nチャンネルトランジスタ343がオンで、ワード線3 41はGNDレベルに固定されており、昇圧電源のリー のしきい値以上高くなり、ノードaに蓄積された電荷は 40 クパスは存在しないので、問題はない。これに対し、R ASがロウの場合、ロウアドレスに応じて選択されたワ ード線ドライバ回路では、ノード348がGNDレベル に遷移してNチャンネルトランジスタ343がオフし、・・ ノード347が昇圧レベルまで立ち上がり、ノード34 5の電位は昇圧レベルからNチャンネルトランジスタ3 44のしきい値Vtを引いた値となる。更に、ロウアド レスに対応したワード線ドライバ回路では、ノード34 6に昇圧電源が印可される。ノード346と345の力 ップリングによってノード345の電位が上昇し、Nチ

昇圧電源が印可される。ここで、昇圧電源はNチャンネ ルトランジスタ343を通じてGNDにリークするた め、待機時よりも昇圧電源リーク電流が増加する。

【0027】しかしながら、前記提案のような昇圧電源 回路の構成では、RASのレベル遷移に応じて動作時用 電源電圧発生回路が昇圧電源を発生するため、ファース トページモードのようにRASがロウである期間が長い 場合には、待機時用電源電圧発生回路で昇圧電源を供給 しなければならず、従って、RASがロウである期間 の、増大した昇圧電源リーク電流を考慮して待機時の昇 10 圧電源供給能力を高く設定しなければならず、その結 果、待機時での消費電流が増大してしまうという問題を 有していた。

【0028】また、上記の様な構成の半導体集積回路に 備えるチャージポンプ回路では、図14に示す如く、異 なるクロックを供給するクロック供給手段が3つも必要 であり、特に、クロック 62を供給するクロック供給手 段201は、VCCレベル及び、接地レベルの他に、ハ イインピーダンス状態を供給する必要があり、複雑な回 路構成が必要であるという問題点を有していた。

【0029】更に、ノードcが(3VCC-Vtn)レ ベルに達するまでに、3段階の昇圧を行なわねばなら ず、図15に示す期間 t 1、 t 2、 t 3 の如く、各々の 昇圧が十分に行なわれる様に、昇圧を制御する各々のク ロック間のタイミングにマージンをとらなければならな い。このため、図15に示す如く、最初に供給されるク ロックであるクロックφ2から、ノードcが(3VCC -Vtn)レベルに達し、ノードaに蓄積された電荷が NチャネルMOSトランジスタ205を介して昇圧電源 VPPに供給されるまでに要する期間 t 4 が長く、高周 30 波数動作が困難であるという問題点を有していた。

【0030】加えて、広範囲の電源電圧で動作を行なう 場合、例えば、VCC電圧が5.5Vから1.8Vとい う範囲である場合には、高電圧5.5 V時に比べて、低 電圧1. 8 V時ではトランジスタの駆動能力が著しく小 さくなる。特に、上述した様に、NチャネルMOSトラ ンジスタ212の駆動能力は小さく設定されているた め、図15に示す如く、ノードaが昇圧されてから、N チャネルMOSトランジスタ212によってノードbが ノードaと同じレベルにイコライズされるのに要する期 40 間 t 2、 t 3 が低電圧時には非常に長くなり、高周波数 動作が困難であり、高周波数動作時には、ノード c の 3 段階の昇圧時に、ノードbがノードaと同じレベルにイ コライズされる前に次の昇圧が始まり、ノードbのレベ ルが十分上がらず、その結果、ノードcのレベルが十分 上がらず、ノードaに蓄積された電荷がNチャネルMO Sトランジスタ205を介して昇圧電源VPPに十分供 給されないという問題点を有していた。

【0031】また、回路動作開始時に、図15に示す期

14はオンしており、プリチャージ手段204のVCC 電源からNチャネルMOSトランジスタ212及びNチ ャネルMOSトランジスタ215、214を通じて接地 電源に貫通電流が生じるという問題点を有していた。

【0032】更に、前記の従来の半導体集積回路に備え るレベル検知回路(昇圧電位検知回路)では、その検知 回路自体に、常時、内部昇圧電源からグランドへのリー クパスが存在していて、内部発生電源ジェネレーターの 動作効率を低下させており、チップ全体の消費電流を増 加させている欠点があった。

【0033】即ち、図22において、pチャンネルトラ ンジスタ524のゲート、ソース間電圧は、pチャンネ ルトランジスタ524のしきい値電圧Vt2近傍の値を とるように設定しているため、pチャンネルトランジス タ524は常に微小な電流を流す状態にあり、pチャン ネルトランジスタ524のソース電源である内部昇圧電 位ジェネレーターとグランド間にはリーク電流が流れて る。すなわち、昇圧電位を検知するために、昇圧電位の レベルが低下し内部昇圧電位ジェネレーターが動作しな 20 ければならず、消費電流を増加させるいう課題を有して いた。

【0034】本発明は前記問題点に鑑み、その目的は、 待機時の消費電流を増加させることなく、昇圧電源や降 圧電源等を安定供給する電源電圧発生回路を提供する点 にある。

【0035】また、本発明の他の目的は、1つのクロッ ク供給手段でもって高電圧に昇圧できると共に、回路動 作時の消費電力を低減し、低電源電圧時に於いても効率 良く電荷供給を行ない、且つ、高速に動作する昇圧回路 を提供することにある。

【0036】更に、本発明の別の目的は、内部発生電源 電位ジェネレータの動作効率を低下させることなく、す なわち、内部発生電源電位の電位変化なしに内部発生電 源電位を検知し、チップの消費電流低減が可能な半導体 集積回路を提供することにある。

[0037]

【課題を解決するための手段】前記問題点を解決するた めに、請求項1~請求項10記載の発明の半導体集積回 路では、電源電圧発生回路として、動作時用や待機時用 の各電源電圧発生回路とは別途に、RASがロウである 期間(広い概念の動作時)のみに昇圧電源等を供給する 電源発生回路を設ける構成を採用したり、前記昇圧電源 のリーク電流が流れる経路中に存在するNチャネルトラ ンジスタを、リーク電流を少なく制限できる特性のもの で構成することとする。

【0038】また、前記問題点を解決するために、請求 項11~請求項25記載の発明の半導体集積回路では、 昇圧回路として、前記図14におけるノードa及びcを 所定電位 (例えばVcc) にプリチャージしておき、こ 間 t 5 の間、NチャネルMOSトランジスタ212、2 50 の状態で、1個のクロックにより電荷供給手段の出力

(即ち、ノードa) を前記所定電位の2倍のレベルに昇 圧し、この昇圧した電圧を用いて整流スイッチ制御手段 の出力(即ち、前記ノードc)を所定電位の3倍の電位 に昇圧できる構成を採用することとする。

【0039】更に、前記問題点を解決するために、請求 項26~請求項31記載の発明の半導体集積回路では、 昇圧電位検知回路として、検知するチップ内部発生電源 を、ドレインを検知信号とするトランジスタの基板又は ゲートに接続する構成を採用することにより、電流のリ ークパスを内部昇圧電源以外の電源、即ち外部電源やそ 10 の電圧を降圧した電源からグランドへのパスとして、そ のリーク電流を、従来の昇圧電源からグランドへリーク する電流に比して、小値に制限することとする。

【0040】すなわち、請求項1記載の発明の半導体集 積回路の構成は、外部から与える電源電圧とは異なる第 1の電源電圧を動作時に発生する第1の電源電圧発生回 路と、前記第1の電源電圧を検知して前記第1の電源電 圧が検知レベルよりも低下した際に電圧を発生する第2 の電源電圧発生回路と、動作時のみに前記第1の電源電 圧を検知して前記第1の電源電圧が検知レベルよりも低 20 下した際に電圧を発生する第3の電源電圧発生回路とを 備えたことを特徴とする。

【0041】また、請求項2記載の発明では、前記請求 項1記載の半導体集積回路において、第3の電源電圧発 生回路は、その供給能力が、第2の電源電圧発生回路の 供給能力よりも高いことを特徴とする。

【0042】更に、請求項3記載の発明では、前記請求 項1記載の半導体集積回路において、第2の電源電圧発 生回路及び第3の電源電圧発生回路は、第1の電源電圧 を検知する電圧検知部を有し、前記第3の電源電圧発生 30 回路の電圧検知部は、前記第2の電源電圧発生回路の電 圧検知部と共用されることを特徴とする。

【0043】加えて、請求項4記載の発明では、前記請 求項1、請求項2又は請求項3記載の半導体集積回路に おいて、第3の電源電圧発生回路は、第1の電源電圧発 生回路により兼用され、前記第3の電源電圧発生回路を 兼用する第1の電源電圧発生回路は、チャージポンプ回 路と、前記チャージポンプ回路を駆動するための駆動信 号を発生する第1の発振回路とを有し、前記第1の発振 回路は、入力される制御信号に応じて半導体集積回路の 40 動作時のみに発振する構成であることを特徴とする。

【0044】更に加えて、請求項5記載の発明では、前 記請求項1、請求項2又は請求項3記載の半導体集積回 路において、第3の電源電圧発生回路は、第2の電源電 圧発生回路により兼用され、前記第3の電源電圧発生回 路を兼用する第2の電源電圧発生回路は、チャージポン プ回路と、前記チャージポンプ回路を駆動するための駆 動信号を発生する第2の発振回路とを有し、前記第2の 発振回路は、入力される制御信号に応じて半導体集積回 路の動作時と待機時との間で発振周波数が変更される構 50 るプリチャージ手段とを備え、前記電荷供給手段は、前

成であることを特徴とする。

【0045】また、請求項6記載の発明では、前記請求 項5記載の半導体集積回路において、第2の発振回路 は、動作時の発振周波数が待機時の発振周波数よりも高 い周波数に変更されることを特徴とする。

【0046】更に、請求項7記載の発明では、前記請求 項1、請求項2又は請求項3記載の半導体集積回路にお いて、第1の電源電圧発生回路及び第3の電源電圧発生 回路は、各々、チャージポンプ回路を有し、前記第1の 電源電圧発生回路は、ロウアドレスストローブ信号(R AS)に同期して前記チャージポンプ回路を駆動し、前 記第3の電源電圧発生回路は、コラムアドレスストロー プ信号(CAS)に同期してチャージポンプ回路を駆動 する構成であることを特徴とする。

【0047】加えて、請求項8記載の発明では、前記請 求項1~請求項7記载の半導体集積回路において、第3 の電源電圧発生回路は、第1の電源電圧発生回路よりも 電流供給能力が低いことを特徴とする。

【0048】更に加えて、請求項9記載の発明の半導体 集積回路は、動作時に昇圧電源電圧又は昇圧電源から作 られる電圧が印可されるワード線と、待機時に前記ワー ド線を接地電位にする制御トランジスタとを備えた半導 体集積回路において、前記制御トランジスタは、そのド レインに前記ワード線が接続されると共に、そのゲート 及びソースに接地電位レベル又は電源電圧レベルよりも 低い電圧が印可されるNチャンネルMOSトランジスタ より成り、前記NチャンネルMOSトランジスタは、そ のゲート長が、半導体集積回路に備える他のNチャンネ ルMOSトランジスタの最小ゲート長よりも長いことを 特徴とする。

【0049】また、請求項10記載の発明の半導体集積 回路は、動作時に昇圧電源電圧又は昇圧電源から作られ る電圧が印可されるワード線と、待機時に前記ワード線 を接地電位にする制御トランジスタとを備えた半導体集 **積回路において、前記制御トランジスタは、そのソース** に前記ワード線が接続されると共に、そのゲートに昇圧 電源電圧又は昇圧電源から作られる電圧が印可され、そ のドレインに接地電位レベル又は電源電圧レベルよりも 低い電圧が印可されるPチャンネルMOSトランジスタ より成り、前記PチャンネルMOSトランジスタは、そ のゲート長が、半導体集積回路に備える他のPチャンネ ルMOSトランジスタの最小ゲート長よりも長いことを 特徴とする。

【0050】請求項11記載の半導体集積回路の構成 は、昇圧端子に接続される整流スイッチと、前記整流ス イッチに電荷を供給する電荷供給手段と、前記整流スイ ッチを制御する整流スイッチ制御手段と、クロックを供 給するクロック供給手段と、前記電荷供給手段及び整流 スイッチ制御手段の各出力を所定電圧にプリチャージす 記クロック供給手段のクロックの入力により、出力の電 位が昇圧される構成であり、前記整流スイッチ制御手段 は、前記電荷供給手段の出力により、出力の電位が前記 電荷供給手段の出力電位を越える電位に昇圧されて、前 記整流スイッチをONさせる構成であることを特徴とす る。

【0051】また、請求項12記載の半導体集積回路の 構成は、第1の電源と、前記第1の電源よりも電圧の低 い第2の電源と、クロックを供給するクロック供給手段 と、前記第1の電源に接続されるプリチャージ手段と、 出力に前記プリチャージ手段のプリチャージ電荷が蓄積 されると共に、前記クロック供給手段のクロックの入力 により前記出力の電位が昇圧される電荷供給手段と、出 力に前記プリチャージ手段が接続され、前記電荷供給手 段の出力により前記出力の電位が昇圧される整流スイッ チ制御手段と、前記第2の電源に接続され、前記クロッ ク供給手段のクロックの入力により前記整流スイッチ手 段を初期状態にリセットするリセット手段と、前記電荷 供給手段の出力に接続され、前記整流スイッチ手段の出 力により制御される整流スイッチとを備え、前記整流ス 20 イッチの出力は、前記第1の電源の電位よりも高い昇圧 電位であることを特徴とする。

【0052】更に、請求項13記載の発明は、前記請求 項12記載の半導体集積回路において、電荷供給手段 は、キャパシタと、クロック供給手段のクロックを入力 して前記キャパシタを駆動するドライバとを備えること を特徴とする。

【0053】加えて、請求項14記載の発明は、前記請 求項12記載の半導体集積回路において、整流スイッチ 制御手段は、PチャネルMOSトランジスタと、キャパ 30 シタと、ダイオードとを備え、前記PチャネルMOSト ランジスタのソース及び基板端子は電荷供給手段に接続 され、前記PチャネルMOSトランジスタのドレインは 前記キャパシタの第1の電極及びリセット手段に接続さ れ、前記PチャネルMOSトランジスタのゲートは、所 定の電位に接続され、前記キャパシタの第2の電極は整 流スイッチに接続され、前記ダイオードの入力は電荷供 給手段の出力に接続され、前記ダイオードの出力は前記 キャパシタの第2の電極に接続されることを特徴とす る。

【0054】更に加えて、請求項15記載の発明は、前 記請求項14記載の半導体集積回路において、リセット 手段は、ソースが第2の電源に接続され、ゲートがクロ ック供給手段の出力に接続された第1のNチャネルMO Sトランジスタと、ソースが前記第1のNチャネルMO Sトランジスタのドレインに接続され、ゲートが第1の 電源に接続され、ドレインが整流スイッチ制御手段のキ ャパシタの第1の電極に接続された第2のNチャネルM OSトランジスタとを備えることを特徴とする。

記載の半導体集積回路において、ダイオードは、ゲート 及びドレインが電荷供給手段の出力に接続され、ソース はキャパシタの第2の電極に接続された第3のNチャネ ルMOSトランジスタより成ることを特徴とする。

【0056】また、請求項17記載の発明は、前記請求 項12記載の半導体集積回路において、プリチャージ手 段は、ドレイン及びゲートが第1の電源に接続され、ソ ースが電荷供給手段の出力に接続された第4のNチャネ ルMOSトランジスタより成ることを特徴とする。

【0057】更に、請求項18記載の発明は、前記請求 項14記載の半導体集積回路において、整流スイッチ は、ドレインが電荷供給手段の出力に接続され、ゲート が整流スイッチ手段のキャパシタの第2の電極に接続さ れた第5のNチャネルMOSトランジスタより成ること を特徴とする。

【0058】加えて、請求項19記載の半導体集積回路 は、前記請求項12記載の半導体集積回路を2組備える と共に、前記2組の半導体集積回路に各々備えるプリチ ャージ手段のプリチャージ電位を昇圧する昇圧手段を備 え、前記2組の半導体集積回路に備える各々の整流スイ ッチの出力同志が接続されることを特徴とする。

【0059】更に加えて、請求項20記載の発明は、前 記請求項19記載の半導体集積回路において、昇圧手段 を特定し、その昇圧手段は、第6のNチャネルMOSト ランジスタと、第7のNチャネルMOSトランジスタと を備え、前記第6のNチャネルMOSトランジスタと前 記第7のNチャネルMOSトランジスタとの両ドレイン は、第1の電源に接続され、前記第6のNチャネルMO Sトランジスタのソースは、前記2組の半導体集積回路 のうち一方の半導体集積回路に備える電荷供給手段の出 力に接続され、前記第7のNチャネルMOSトランジス タのソースは、前記2組の半導体集積回路のうち他方の 半導体集積回路に備える電荷供給手段の出力に接続さ れ、前記第6のNチャネルMOSトランジスタのゲート は、前記第2の半導体集積回路に備える電荷供給手段の 出力に接続され、前記第7のNチャネルMOSトランジ スタのゲートは、前記第1の半導体集積回路に備える電 荷供給手段の出力に接続されることを特徴とする。

【0060】請求項21記載の発明は、前記請求項20 40 記載の半導体集積回路において、2組の昇圧回路に備え るクロック供給手段は、各々、その出力するクロック が、互いに、前記2組の半導体集積回路に各々備える電 荷供給手段の出力の電位を同時に昇圧しないように設定・ されていることを特徴とする。

【0061】請求項22記載の発明は、前記請求項20 記載の半導体集積回路において、2組の半導体集積回路 に備える整流スイッチ制御手段は、各々、更にキャパシ 夕と、第8のNチャネルMOSトランジスタとを備え、 前記キャパシタは、電荷供給手段とPチャネルMOSト 【0055】請求項16記載の発明は、前記請求項15 50 ランジスタのソースとの間に配置され、前記第8のNチ

ャネルMOSトランジスタは、ドレインが第1の電源に 接続され、ソースがPチャネルMOSトランジスタのソ ースに接続され、ゲートが他方の半導体集積回路の電荷 供給手段の出力に接続されることを特徴とする。

17

【0062】また、請求項23記載の発明は、前記請求 項14記載の半導体集積回路において、所定の電位は、 第1の電源の電位であることを特徴とする。

【0063】更に、請求項24記載の発明は、前記請求 項16、請求項17、請求項18、請求項20又は請求 項22記載の半導体集積回路において、第3~第8のN 10 のゲート電位は、昇圧電源電位であることを特徴とす チャネルMOSトランジスタのしきい値は、第1及び第 2のNチャネルMOSトランジスタのしきい値よりも低 い値に設定されることを特徴とする。

【0064】加えて、請求項25記載の発明は、前記請 求項12、請求項15、請求項20、請求項22又は請 求項23記載の半導体集積回路において、第1の電源 は、外部電源、又は、内部電源発生回路により生成した 前記外部電源より高い電位を持つ電源であり、第2の電 源の電位は、接地電位であることを特徴とする。

【0065】また、請求項26記載の発明の半導体集積 20 回路の昇圧電位検知回路は、ソースが第1の電源に接続 され、ドレインが抵抗又はトランジスタを介してグラン ドに接続され、ウエル電位がチップ内部で発生する昇圧 電源電位であり、ゲート電位が自身のしきい値電圧分だ け前記第1の電源の電位より低い第1のpチャンネルト ランジスタを備え、前記第1のpチャンネルトランジス タのドレインの電位を昇圧電位検知信号とすることを特 徴とする。

【0066】更に、請求項27記載の発明では、前記請 求項26記載の半導体集積回路において、別途、ソース 30 が第1の電源に接続され、ドレインが抵抗又はトランジ スタを介してグランドに接続され、ゲートとドレインと を短絡した第2のpチャンネルトランジスタを備え、第 1のpチャンネルトランジスタのゲートは、前記第2の p チャンネルトランジスタのドレインに接続されること を特徴とする。

【0067】加えて、請求項28記載の発明では、前記 請求項26記載の半導体集積回路において、第1のpチ ャンネルトランジスタに直列に接続されて電源電圧とグ ンジスタであり、前記nチャンネルトランジスタのゲー ト電位は、昇圧電源電位であることを特徴とする。

【0068】更に加えて、請求項29記載の発明の半導 体集積回路では、ソースが第1の電源に接続され、ドレ インが抵抗又はトランジスタを介してグランドに接続さ れ、ウエル電位がチップ内部で発生する昇圧電源電位で ある第3のpチャンネルトランジスタと、ソースが第1 の電源に接続され、ドレインが抵抗又はトランジスタを 介してグランドに接続され、ゲートとドレインとを短絡 した第4のpチャンネルトランジスタと、前記第3のp 50

チャンネルトランジスタのドレイン及び前記第4のpチ ャンネルトランジスタのドレインを入力し、出力を昇圧 電位検知信号とする電圧比較器とを備えたことを特徴と する。

18

【0069】また、請求項30記載の発明では、前記請 求項29記載の半導体集積回路において、第3のpチャ ンネルトランジスタに直列に接続されて第1の電源電圧 とグランド間に配置されたトランジスタは、nチャンネ ルトランジスタであり、前記nチャンネルトランジスタ

【0070】更に、請求項31記載の発明の半導体集積 回路では、ソースが第1の電源に接続され、ドレインが 抵抗又はトランジスタを介してグランドに接続され、ゲ ート電位がチップ内部で発生する昇圧電源電位である第 1のnチャンネルトランジスタと、抵抗又はトランジス タを介してグランドに接続した第5のpチャンネルトラ ンジスタと、ソースが第1の電源に接続され、ドレイン が抵抗又はトランジスタを介してグランドに接続され、 ゲートとドレインとを短絡した第6のpチャンネルトラ ンジスタとを備え、前記第1のnチャンネルトランジス タのドレインは、前記第5のpチャンネルトランジスタ のソースに接続され、前記第5のpチャンネルトランジ スタのゲートは、前記第6のpチャンネルトランジスタ のドレインに接続され、前記第5のpチャンネルトラン ジスタのドレインの電位を昇圧電位検知信号とすること を特徴とする。

【0071】加えて、請求項32記載の発明の半導体集 積回路では、前記ソースがグランドに接続され、ドレイ ンが抵抗又はトランジスタを介して第1の電源に接続さ れ、ウエル電位がチップ内部で発生する基板電源電位で あり、ゲート電位が自身のしきい値近傍の電位である第 2のnチャンネルトランジスタを備え、前記第2のnチ ャンネルトランジスタのドレインの電位を基板電位検知 信号とすることを特徴とする。

【0072】更に加えて、請求項33記載の発明では、 前記請求項32記載の半導体集積回路において、別途、 ソースがグランドに接続され、ドレインが抵抗又はトラ ンジスタを介して第1の電源に接続され、ゲートとソー ランド間に配置されたトランジスタはnチャンネルトラ 40 スとが短絡され、ウエル電位が接地電位である第3のn チャンネルトランジスタを備え、前記第2のnチャンネ ルトランジスタのゲートは、前記第3のnチャンネルト ランジスタのドレインに接続されることを特徴とする。 [0073]

> 【作用】前記の構成により、請求項1~請求項3及び請 求項8記載の発明では、待機時(RASがハイレベルの 時)と動作時(RASがロウレベルの時)とで第1及び 第3の別々の電源電圧発生回路から昇圧電源が発生する ので、第2の(待機時用の)電源電圧発生回路の昇圧電 源供給能力は、待機時に必要最小限な供給量でよく、動

作時に昇圧電源リークが増大することを考慮する必要が ない。

【0074】特に、請求項3記载の発明では、電圧検知 部を共用するので、その分、回路構成が簡易になる。

【0075】また、請求項4記載の発明では、第1の (動作時用の) 電源電圧発生回路は動作周期に同期して 昇圧電源を発生するだけでなく、内部に発振回路を内蔵 していて、動作周期が長い場合はその発振回路によって チャージポンプ回路を駆動して、昇圧電源を発生するの で、動作時の昇圧電源リークは第1の電源電圧発生回路 10 で補償でき、第2の(待機時用の)電源電圧発生回路の 昇圧電源供給能力は、待機時に必要最小限な供給量でよ 61

【0076】更に、請求項5及び請求項6記載の発明で は、待機時(RASがハイレベルの期間)と動作時(R ASがロウレベルの期間)とで、第2の(待機時用の) 電源電圧発生回路の電源電流供給能力を個別に設定でき るので、動作時の昇圧電源リークに対応して、RASが ロウレベルの時の第2の電源電圧発生回路の電流供給能 力だけを高めることができる。

【0077】加えて、請求項7記載の発明では、DRA Mにおけるファーストページモードにおいては、コラム アドレスストロープ (CAS) によっても第1の (動作 時用の)電源電圧発生回路が駆動され、昇圧電源リーク が増大する期間は第1の(動作時用の)電源電圧発生回 路で昇圧電源を供給できる。したがって、第2の(待機 時用の)電源電圧発生回路の昇圧電源供給能力は、待機 時に必要最小限な供給量でよい。

【0078】また、請求項9記及び請求項10記載の発 明では、動作時にワード線からトランジスタを通じて電 30 流がリークする場合でも、そのトランジスタのゲート長 が他のトランジスタよりも長く設定されていて、そのト ランジスタを通じるリーク電流量が少なく制限されるの で、半導体集積回路全体の動作にはほとんど影響を与え ずに、昇圧電源リーク電流のみを削減できる。

【0079】また、請求項11~請求項18、請求項2 3及び請求項25記載の発明では、予め、電荷供給手段 の出力及び整流スイッチ制御手段の出力がプリチャージ 手段により所定電圧にプリチャージされる。

前記電荷供給手段に供給されると、電荷供給手段の出力 が前記所定電圧の所定倍のレベルに昇圧され、これに続 いて、整流スイッチ制御手段の出力が前記昇圧された電 荷供給手段の出力により更に所定電圧の所定倍のレベル に昇圧されて、この昇圧された電圧により整流スイッチ がON動作する。従って、1つのクロック制御手段のみ によって昇圧回路を構成することができる。

【0081】また、請求項19~請求項22記載の発明 では、第1のクロックと第2のクロックからは互いに論 理的なLowレベルがオーバラップしないクロックが供 50

給される。論理的なLowレベルは第2の電源レベルで あり、論理的なHighレベルは第1の電源レベルであ

【0082】第1のクロックが第1の電源レベルから、 第2の電源レベルに遷移すると、2組の昇圧回路の内、 第1の昇圧回路に備わる第1のNチャネルMOSトラン ジスタがオフし、第1の昇圧回路に備わる第1の電荷供 給手段に備わるドライバが、第1の電荷供給手段に備わ る第1のキャパシタの第1の電極を第2の電源レベルか ら第1の電源レベルに遷移させる。

【0083】これにより、予め、第6のNチャネルMO Sトランジスタによって第1の電源レベルにプリチャー ジされていた第1の電荷供給手段の出力が第1の電源レ ベルの2倍のレベルに昇圧され、また、予め、第8のN チャネルMOSトランジスタによって第1の電源レベル にプリチャージされていた第1の昇圧回路の第1の整流 スイッチ制御手段に備わる第3のキャパシタの第2の電 極も第1の電源レベルの2倍のレベルに昇圧される。

【0084】これにより、第1の昇圧回路の第1の整流 20 スイッチ制御手段に備わるPチャネルMOSトランジス タがオンし、第1の昇圧回路の第1の整流スイッチ制御 手段に備わる第2のキャパシタの第1の電極が、第2の 電源レベルから第1の電源レベルの2倍のレベルに遷移 する。

【0085】これにより、予め、第1の昇圧回路の第1 の整流スイッチ制御手段に備わるダイオードによって第 1の電源レベルよりNチャネルMOSトランジスタのし きい値だけ低いレベルにプリチャージされていた第1の 昇圧回路の第1の整流スイッチ制御手段に備わる第2の キャパシタの第2の電極が、第1の電源レベルの3倍の レベルよりNチャネルMOSトランジスタのしきい値だ け低いレベルに昇圧される。

【0086】これにより、第1の昇圧回路に備わる整流 スイッチがオンし、第1の電源レベルの2倍のレベルに 昇圧された第1の電荷供給手段の出力が、第1の昇圧回 路に備わる第1の整流スイッチを通じて昇圧電源に出力 される。

【0087】ここで、特に請求項24記載の発明では、 第3から第8のNチャネルMOSトランジスタのしきい 【0080】その後、クロック供給手段からクロックが 40 値が、他の第1及び第2のNチャネルMOSトランジス 夕のしきい値よりも低く製造されるので、第1の電源レ ベルの3倍のレベルよりNチャネルMOSトランジスタ のしきい値だけ低いレベルに昇圧される第1の昇圧回路 に備わる第1の整流スイッチのゲートレベルをより高い レベルにすることが可能であると共に、第1の整流スイ ッチの出力レベルをより高いレベルにすることが可能で ある。

> 【0088】以上の動作の間、第2のクロックは第1の 電源レベルを保ち、第2の昇圧回路に備わる第2の電荷 供給手段の出力は、第7のNチャネルMOSトランジス

タによって第1の電源レベルにプリチャージされ、第2の昇圧回路に備わる第2の整流スイッチのゲートは、第2の昇圧回路の第2の整流スイッチ制御手段に備わるダイオードによって第1の電源レベルよりNチャネルMOSトランジスタのしきい値だけ低いレベルにプリチャージされ、第2の整流スイッチはオフしている。

21

【0089】第2のクロックが第1の電源レベルから、第2の電源レベルに遷移する時も以上と同様である。よって、プリチャージ手段によりプリチャージされた電位を更に高く昇圧して、昇圧効率を高めることができる。【0090】ここで、特に、請求項22記載の発明では、別途付加したキャバシタ及び第8のNチャネルMOSトランジスタにより、電荷供給手段の出力側と整流スイッチ制御手段の出力側とを別系統にできるので、整流スイッチがON動作しても、整流スイッチ制御手段の出力側の電位により低下することが確実に防止され、昇圧電源への電荷供給を効率良く行うことが可能である。

【0091】また、請求項26~請求項31記載の発明では、チップ内部発生の昇圧電源と他電源との間にリー 20 クパスを作ることなく、内部発生昇圧電源の電位の検知を可能にするので、リーク電流が従来に比して少なく制限され、よってチップ内部発生電源ジェネレータの動作効率を高めながら内部発生昇圧電源の電位を所望の設定電圧範囲内に制御することが可能である。

【0092】特に、請求項28及び請求項30記載の発明では、昇圧電位検知信号となるpチャンネルトランジスタのドレインの電位が、昇圧電源の電位の変化に敏感に反応するので、内部発生昇圧電源の電位の検知感度が高くなる。

[0093]

【実施例】以下、実施例により本発明を具体的に説明す る。

【0094】(第1の実施例)図1は本発明の第1の実施例における電源電圧発生回路の構成を示すものである。

【0095】図1(b)に示すように、昇圧電源消費電流(IPP)は、ロウアドレスストローブ信号(以下、RASという)がハイからロウへ遷移することによって開始されるワード線の充電と、RASがロウからハイへ 40 遷移することによって開始されるレベルシフタのリセット等で主に消費される。このように、IPPはRASの周期TRCに同期している。

【0096】0.5nmルールで設計した16MbitDRAMにおけるRASの状態に関するIPPを図1(c)に示す。RASの周期TRCが150nsの場合は、VCC=3.3VでIPP=10mAを消費する。RASがロウレベルの期間はIPP=50uA、RASがハイレベルの期間はIPP=2uA程度の電流を消費する。

【0097】そこで、IPPを最も消費するRASのレベル遷移時に同期して、昇圧電源電圧を供給するための電源電圧発生回路と、RASがロウの期間のみ動作する電源電圧発生回路と、RASがハイの期間のみ動作する電源電圧発生回路との3系統の電源電圧発生回路で昇圧電源回路を構成すれば、大気時(RASがハイレベルの期間)の昇圧電源リーク電流に対して最小限の供給能力を有する昇圧電源発生回路、すなわち、待機時の電流消費量が最小の昇圧電源発生回路が実現できる。この昇圧10電源発生回路を図1(a)示す。

【0098】図1(a)において、301は動作時用電源電圧発生回路(第1の電源電圧発生回路)、302は補助電源電圧発生回路(第3の電源電圧発生回路)、303は待機時用電源電圧発生回路(第3の電源電圧発生回路)、304はレベル検知回路(電圧検知部)、305は発振回路である。前記レベル検知回路304及び発振回路305は、補助及び待機時用の各電源電圧発生回路302、303で共用される。

【0099】以上のように構成された電源電圧発生回路について、その動作を説明する。動作時用電源電圧発生回路301はロウアドレスストローブ信号(RAS)によって制御されており、RASのレベル遷移に応じて動作時用電源電圧発生回路301内部のチャージポンプ回路が昇圧電源を発生する。RASのレベル遷移がない期間は、動作時用電源電圧発生回路301は昇圧電源を供給しない。

【0100】レベル検知回路304は昇圧電源電位応じて信号を発生し、この信号が発生している期間、発振回路305が発振信号を出力して、待機時用電源電圧発生30回路303と補助電源電圧発生回路302を駆動する。昇圧電源電位が検知回路304の検知レベルよりも下がると、RASのレベルに関係なく、待機時用電源電圧発生回路303は発振回路305によって駆動される。補助電源電圧発生回路302は、昇圧電源電位が検知回路304の検知レベルよりも下がっていても、RASがハイレベルの場合には駆動されず、RASがロウレベルの場合のみ駆動される。

【0101】このように、RASがハイレベルの期間は、待機時用電源電圧発生回路303のみで昇圧電源を40 供給し、RASがロウレベルの期間の昇圧電源リーク電流に対しては、待機時用電源電圧発生回路303と補助電源電圧発生回路302の両方で昇圧電源を供給する。すなわち、待機時用電源電圧発生回路303に関しては、RASがロウレベルの期間の昇圧電源リーク電流を考慮する必要がなく、RASがハイレベルの期間の昇圧電源リーク電流に対して、昇圧電源電位を保持する必要最小限の電流供給能力を持たせればよい。したがって、RASがロウレベルの期間の昇圧電源リークの増大を補償しても、待機時(RASがハイレベルの期間)における、昇圧電位発生に係る消費電流を増加させることはな

【0102】尚、待機時用電源電圧発生回路と補助電源 電圧発生回路は、それぞれ独立にレベル検知回路、発振 回路で制御してもよい。また、待機時用電源電圧発生回 路303はRASがハイレベルの期間のみ昇圧電源を発 生する構成としてもよい。

【0103】 (第2の実施例) 図3 (a) は本発明の第 2の実施例を示す。同図の電源電圧発生回路は、動作時 用電源電圧発生回路により補助電源電圧発生回路を兼用 したものである。図3 (a) において、311はチャー 10 ベルの期間の昇圧電源リークも補償できる。 ジポンプ回路、312は発振回路(第1の発振回路)、 313は遅延回路である。図3(b)は、遅延回路31 3で生じる遅延時間よりも制御信号のパルス幅が短い場 合の電位変化、図3(c)は、遅延回路313で生じる 遅延時間よりも制御信号のパルス幅が長い場合の電位変 化を示している。

【0104】図3(a)のレベル検知信号がハイレベル の場合における、電源電圧発生回路の動作について図3 (b)、(c)を用いて説明する。制御信号がロウであ る場合は、ノード314はハイ、ノード315はロウ、 ノード316はハイである。制御信号がロウからハイに 遷移すると、ただちにノード314はロウに遷移する。 ノード314の電位変化から遅延回路313で生ずる遅 延時間だけ遅れて、ノード315はロウからハイに遷移 する。ここまでは、制御信号の長短にかかわらず各ノー ドの電位変化は同じである。

【0105】図3(b)に示すように、遅延回路313 の遅延時間よりも早く制御信号が再びハイからロウに遷 移すると、ノード316はハイのまま変化せず、ノード 314はハイに遷移し、発振回路312は制御信号に同 30 期したパルスを1回だけ発生する。

【0106】図3(c)に示すように、制御信号がハイ のままであれば、ノード315がロウからハイへ遷移す ることによりノード316はハイからロウに遷移し、続 いてノード314がハイに遷移する。制御信号がハイを 保ち続けると、ノード315には遅延回路313で生じ た遅延時間を持って、ノード314と反転したレベル遷 移が現れ、続いてノード316のレベルが反転し、さら にノード314のレベルも反転する。このように、制御 で生じる遅延時間を半周期として発振する。

【0107】レベル検知信号がロウの場合は、ノード3 16がハイに固定されるので、制御信号に同期した信号 を発振回路312は出力する。

【0108】制御信号にロウアドレスストローブ (RA S) に同期した信号を用いれば、RASがハイからロウ に遷移する時に、発振回路312がチャージポンプ回路 311を駆動して電源電圧を発生する。さらに、レベル 検知信号がハイであり、RASがロウレベルである期間

遷移する時と、RASがハイからロウに遷移する時から 発振周期毎に発振回路312がチャージポンプ回路31 1を駆動して電源電圧を発生する。

【0109】したがって、図3(a)に示す電源電圧発 生回路を動作時の昇圧電源発生回路として用いれば、R ASがロウレベルの期間の昇圧電源リークも補償でき る。待機時の昇圧電源発生回路は、待機時の昇圧電源リ 一クを補償する必要最小限の電流供給能力でよいので、 待機時の消費電流を増大させることなくRASがロウレ

【0110】 (第3の実施例) 図4は本発明の第3の実 施例を示す。同図の電源電圧発生回路は、待機時用電源 電圧発生回路により補助電源電圧発生回路を兼用したも のである。図4において、320はチャージポンプ回 路、321は発振回路(第2の発振回路)、324、3 28はPチャンネルMOSトランジスタ、325、32 9はNチャンネルMOSトランジスタ、326、327 は抵抗である。

【0111】図4に示す電源電圧発生回路の動作を説明 20 する。レベル検知信号がハイである期間、発振回路32 1が発振信号を出力し、チャージポンプ回路320を駆 動して電源電圧を発生する。発振回路321の発振周期 は遅延回路322の信号遅延によって作られる。この 際、制御信号がハイであれば、PチャンネルMOSトラ ンジスタ324とNチャンネルMOSトランジスタ32 5はオフしており、遅延回路322で生じる信号遅延 は、抵抗326の抵抗値とPチャンネルMOSトランジ スタ328のオン抵抗をたした値、又は、抵抗327の 抵抗値とNチャンネルMOSトランジスタ329のオン 抵抗をたした値と、ノード333の容量を掛けた時定数 できまる。制御信号がロウであれば、PチャンネルMO Sトランジスタ324とNチャンネルMOSトランジス タ325はオンし、遅延回路322の時定数は、抵抗3 26の抵抗値とPチャンネルMOSトランジスタ324 のオン抵抗を並列に合成した値に、PチャンネルMOS トランジスタ328のオン抵抗をたした値にノード33 3の容量を掛け合わせた値、又は、抵抗327の抵抗値 とNチャンネルMOSトランジスタ325のオン抵抗を 並列に合成した値に、NチャンネルMOSトランジスタ 信号がハイの期間は、発振回路312は遅延回路313 40 329のオン抵抗をたした値と、ノード333の容量を 掛け合わせた値になる。

【0112】したがって、抵抗326、327の抵抗値 と、PチャンネルMOSトランジスタ324のオン抵 抗、NチャンネルMOSトランジスタ325のオン抵抗 を適当に選べば、制御信号のハイ、ロウに応じて、発振 回路321の発振周波数を設定できる。制御信号として RASに同期した信号を選べば、RASがハイの期間よ りもRASがロウの期間に発振回路321の発振周波数 は高くなる。発振回路321の発振周波数が高くなれば が発振周期よりも長い場合は、RASがハイからロウに 50 チャージポンプ回路320で発生する電流が増加する。

RASがロウの期間の昇圧電源リークを補償するよう に、RASがロウの期間の発振回路321の発振周期を 高くし、RASがハイの期間の昇圧電源リークを補償す る必要最小限の電流が供給できるように、RASがハイ の期間の発振回路321の発振周期を設定すれば、RA Sがハイの期間の消費電流を増やすことなく、RASが ロウの期間の昇圧電源リークを補償できる。

【0113】 (第4の実施例) 図5は本発明の第4の実 施例における電源電圧発生回路の構成を示すものであ る。図5において、340は動作時用電源電圧発生回 路、341は補助電源電圧発生回路、342は待機時用 電源電圧発生回路、343はレベル検知回路、344は 発振回路である。

【0114】以上のように構成された電源電圧発生回路 について、その動作を説明する。動作時用電源電圧発生 回路340はロウアドレスストロープ信号(RAS)に よって制御されており、RASのレベル遷移に応じて動 作時用電源電圧発生回路340内部のチャージポンプ回 路が昇圧電源を発生する。RASのレベル遷移がない期 間は、動作時用電源電圧発生回路340は昇圧電源を供 20 給しない。

【0115】レベル検知回路343は昇圧電源電位応じ て信号を発生し、この信号が発生している期間、発振回 路344が発振信号を出力して、待機時用電源電圧発生 回路342を駆動する。昇圧電源電位が検知回路343 の検知レベルよりも下がると、RASのレベルに関係な く、待機時用電源電圧発生回路342は発振回路344 によって駆動される。

【0116】補助電源電圧発生回路341は、動作時用 電源電圧発生回路340と同様の構成であるが、制御信 30 号として、RASではなくコラムアドレスストロープ信 号(CAS)を使用する。CASのレベル遷移に応じて 補助電源電圧発生回路341内部のチャージポンプ回路 が駆動されて昇圧電源を発生するが、CASのレベル遷 移がない場合は昇圧電源を供給しない。

【0117】DRAMのファーストページモードでは、 ロウアドレスを一定にしてコラムアドレスだけを変化さ せる期間が存在し、RASがロウに保持されている期間 にCASがハイ、ロウの遷移を繰り返す。図5に示した 構成の電源電圧発生回路を用いれば、ファーストページ 40 ジスタのゲートは、加工精度のばらつきによって、10 モードでは、補助電源電圧発生回路341によって、C ASの周期に同期して昇圧電源を発生できるので、RA Sがロウの期間の昇圧電源リークを補助電源電圧発生回 路341で補償できる。ファーストページモード以外で は、RASがロウである期間の昇圧電源リークによって 昇圧電源レベルが下がらない程度に、RASがロウであ る期間を短く規定すれば、待機時電源電圧発生回路34 2の電流供給能力は、RASがハイの期間の昇圧電源リ ークを補償する必要最小限でよく、待機時の消費電流は 増加しない。

【0118】尚、以上の説明では、昇圧回路を例に上げ て説明したが、本発明は、その他、降圧回路にも同様に 適用できるのは勿論である。

【0119】 (第5の実施例) 図6は本発明の第5の実 施例を示す。図6はワード線ドライバ回路を示してい る。図中341はワード線、342、349はNチャン ネルMOSトランジスタ、343はNチャンネルMOS トランジスタ(制御トランジスタ)、344は昇圧電源 であり、ノード344には昇圧電源が印可されている。 【0120】RASがハイの場合、ノード346、34 7はGNDレベルでNチャンネルMOSトランジスタ3 49がオフ、ノード348はハイレベルでNチャンネル MOSトランジスタ343がオンであり、ワード線34 1はGNDレベルに固定されており、昇圧電源のリーク パスは存在しない。

【0121】RASがロウの場合、ロウアドレスに応じ て選択されたワード線ドライバ回路では、ノード348 がGNDレベルに遷移してNチャンネルMOSトランジ スタ343がオフし、ノード347が昇圧レベルまで立 ち上がり、ノード345の電位は昇圧レベルからNチャ ンネルMOSトランジスタ344のしきい値Vtを引い た値となる。ノード346に昇圧電源が印可され、ノー ド346とノード345のカップリングによってノード 345の電位が上昇し、NチャンネルMOSトランジス タ342を通じてワード線341に昇圧電源が印可され る。NチャンネルMOSトランジスタ343のソース・ ドレイン間に昇圧電圧がかかり、昇圧電源のリークパス となる。

【0122】選択されなかったワード線ドライバ回路で は、ノード347はGNDレベルでNチャンネルMOS トランジスタ349がオフ、ノード348はハイレベル でNチャンネルMOSトランジスタ343がオンのまま であるが、ロウアドレスに応じてノード346に昇圧電 源が印可される場合もある。この場合、NチャンネルM OSトランジスタ342のソース・ドレイン間に昇圧電 圧がかかり、昇圧電源のリークパスとなる。

【0123】図7はNチャンネルMOSトランジスタに おける、ゲート長に対する単位ゲート幅当りのオフリー ク電流を示すグラフである。NチャンネルMOSトラン %程度小さくなることもある。例えば、設計時のゲート 長を0.5 umとすると、仕上がり寸法のばらつきによ ってNチャンネルMOSトランジスタのオフリーク電流 は2桁ほど増大してしまう。

【0124】昇圧電源は電源を安定させるために大きな 容量を有しており、一旦レベルがさがってしまうと所定 昇圧電位まで容易には回復せず、動作不良を引き起こ す。このように、昇圧電源リークは消費電流を増加させ るのみならず動作不良も引き起こすので、昇圧電源レベ 50 ルが下がらないように昇圧電源リークを補償しなければ ならない。

【0125】図6におけるNチャンネルMOSトランジ スタ342、343は、レイアウト面積を最小にして動 作速度を速くするため一般に、デバイスで使用できる最 小のゲート長(いわゆる最小ルール)で構成されてい る。NチャンネルMOSトランジスタ342、343の ゲート長、ゲート幅をそれぞれ0.5 um、10 umと 設計する。加工ばらつきを10%と見積ればワード線ド ライバ回路1組あたりの昇圧電源リーク電流は、0.1 n A程度から1 u A程度までの幅を持つと予想される。 【0126】上述のように、0.5 um程度のゲート長 では、加工ばらつき10%当り2桁ほどのNチャンネル MOSトランジスタのオフリーク電流の増大があるの で、昇圧電源供給能力は、予想される昇圧電源オフリー ク電流より1桁以上高いことを要求される。そこで、ワ ード線の立ち上げ立ち下げ速度は若干犠牲にして、Nチ ャンネルMOSトランジスタ342、343のゲート長 を0.55 umで設計すると、ワードドライバ回路1組 当りの昇圧電源リーク電流は1nA以下と予想される。 このように、動作時のみ昇圧電源のリークパスとなるM 20 OSトランジスタ343のゲート長をその他のMOSト ランジスタの最小ゲート長より大きく設計し、リーク電 流が無視できるレベルまで小さくなれば、動作時の昇圧 電源リークを考慮せずに待機時電源電圧発生回路を設計 できる。

【0127】尚、本実施例では、制御トランジスタをN チャンネルMOSトランジスタ343で構成したが、P チャンネルMOSトランジスタで構成してもよいのは勿 論である。

【0128】次に、本発明の実施例の半導体集積回路 (昇圧回路) について、図面を参照しながら、説明す

【0129】(第6の実施例)図8に本発明の第6の実 施例に於ける昇圧回路の回路構成の一例を示し、図9 に、図8に示す本発明の第6の実施例の昇圧回路の動作 タイミングチャートを示す。

【0130】図8に於いて、各トランジスタは半導体M OSトランジスタで構成される。Vppは昇圧電源(昇 圧端子)、100はクロックφ1を供給するクロック供 クφ1を入力しノードaに接続される電荷供給手段であ って、昇圧用電荷を蓄積する大容量のキャパシタ106 と、クロック φ 1 を入力して前記キャパシタ 1 0 6 を駆 動するドライバ107を備える。

【0131】102は大容量キャパシタ106をプリチ ャージするプリチャージ手段であって、ゲート及びドレ インが外部電源もしくは図8に示されない内部電源発生 回路で生成した電源であるVCC電源に接続され、ソー スがノードaに接続されるNチャネルMOSトランジス タ(第4のトランジスタ)で構成される。

【0132】103は整流スイッチであって、ドレイン がノードaに接続され、ゲートがノードcに接続され、 ソースが昇圧電源VPPに接続されたNチャネルMOS トランジスタ (第5のトランジスタ) で構成される。 【0133】104は整流スイッチ制御手段であって、 ソース及びウェル電位がノードaに接続され、ドレイン がノードbに接続され、ゲートがVCC電源に接続され たPチャネルMOSトランジスタ108と、ノードbと

ノード c のそれぞれに異なる電極を接続したキャパシタ 10 109と、ソースがノード c に接続され、ゲート及びド レインがノードaに接続されたNチャネルMOSトラン ジスタ110 (第3のトランジスタ) を備える。

【0134】105はリセット手段であって、ソースが 接地電源に接続され、ゲートがクロック供給手段100 トランジスタ112 (第1のトランジスタ) と、ソース がNチャネルMOSトランジスタ112のドレインに接 続され、ゲートがVCC電源に接続され、ドレインがノ ードbに接続されるNチャネルMOSトランジスタ11 1 (第2のトランジスタ)を備える。

【0135】クロックφ1の信号レベルは論理的なHi ghレベルがVCC電源レベル、論理的なLowレベル が接地電源レベルである。

【0136】以上の様に構成された本発明の第6の実施 例の昇圧回路に於いて、以下、その動作を、図9を参照 して説明する。

【0137】図8に示す本実施例の昇圧回路は、初期状 態で、図9の(a)に示す如く、クロックゅ1はVCC レベルである。図9の(b)に示す如く、ノードaはプ 30 リチャージ手段102により (VCC-Vtn) レベ ル。図9の(c)、(d)に示す如く、ノードbは接地 レベル、ノードcは(VCC-2Vtn)レベル。 【0138】先ず、図9の(a)に示す如く、クロック φ1がVCCレベルに遷移すると、NチャネルMOSト ランジスタ112がオフし、電荷供給手段101を構成 するドライバ107が、キャパシタ106のノードaと は反対側の電極を接地レベルからVCCレベルまで昇圧 して、図9の(b)に示す如く、ノードaは(VCC-Vtn)レベルから(2VCC-Vtn)レベルまで昇 給手段、101はクロック供給手段100の出カクロッ 40 圧される。ノードaの電位が(VCC+Vtp)レベル 以上になると、PチャネルMOSトランジスタ108が オンし、図9の(c)に示す如く、ノードbの電位は接

地レベルから(VCC-Vtn)レベルまで昇圧され る。ここでVtpとは、PチャネルMOSトランジスタ のしきい値である。この際、キャパシタ109の両電極 間には(VCC-2Vtn)レベルだけ電位差があるの で、図9の(d)に示す如く、ノードcはキャパシタ1 09により(3VCC-3Vtn)レベルまで昇圧され る。この時、ノードcのレベルは、ノードaの(2 VC 50 C-Vtn)レベルよりNチャネルMOSトランジスタ

103のしきい値以上高くなり、ノードaに蓄積された 電荷はNチャネルMOSトランジスタ103を介して昇 圧電源VPPに供給される。その結果、図9の(b)、 (c) に示す如く、ノードa及びノードbのレベルは、

昇圧電源VPPと同レベルとなる。

【0139】以上の様に、本発明の第6の実施例によれ ば、単一のクロック供給手段100のみでノードa及び ノード c を昇圧することが可能であり、従来回路に必要 であった複雑なクロック供給回路が不要である。

【0140】また、クロックφ1を供給してから、ノー 10 ドa、ノードb及び、ノードcの昇圧がスタティックに 行なわれ、特に、ノードb、ノードcが一度に(2 V C C-Vtn)レベル分だけ昇圧されるので、従来回路の 様に数段階の昇圧過程を経ず、複数クロック間のタイミ ングマージンが不要であるので、図9のt5に示す如 く、クロックを供給してからノードcが(3VCC-3 Vtn)レベルまで昇圧される時間が短いため、高周波 の動作が可能である。

【0141】更に、従来回路の動作開始時に生じていた 貫通電流がなく、消費電力を低減することが可能であ る。

【0142】 (第7の実施例) 次に、図10に本発明の 第7の実施例に於ける昇圧回路の回路構成の一例を示 し、図11に、図10に示す本発明の第7の実施例の昇 圧回路の動作タイミングチャートを示す。

【0143】図10に於いて、120は互いに論理的な Lowレベルがオーバラップしない相補的なクロックゥ 1、φ1を供給するクロック供給手段である。121、 122はそれぞれ、図8に示す本発明の第6の実施例に 於ける昇圧回路の内、電荷供給手段101、プリチャー 30 ジ手段102、整流スイッチ制御手段104、及び、リ セット手段105と同じ回路を含む回路部分であり、そ れぞれ、クロック供給手段120の出力であるクロック  $\phi 1$ 、 $\phi 1$ を入力する。123、124はそれぞれ、図 8に示す本発明の第6の実施例に於ける昇圧回路の整流 スイッチ103と同じNチャネルMOSトランジスタで あり、互いのソースは昇圧電源VPPに接続されてい

【0144】そして、125、126は、各々、ソース が回路部分121、122のそれぞれの電荷供給手段の 40 出力であるノードd、ノードgに接続され、ドレインが VCC電源に接続され、一方のゲートが他方のソースに 接続されたNチャネルMOSトランジスタ(第6及び第 7のトランジスタ)である。

【0145】以上の様に構成された本発明の第7の実施 例の昇圧回路に於いて、以下、その動作を、図11を参 照して説明する。

【0146】回路部分121、122は、それぞれ、図 8に示す本発明の第6の実施例の回路と同様に動作す る。図11の(a)、(b)に示す如く、クロック φ

1、 φ1は互いに論理的なLowレベルがオーバラップ しないので、整流スイッチであるNチャネルMOSトラ ンジスタ123、124は同時にオンすることはなく、 交互にオン、オフし、回路部分121、122それぞれ が有する電荷供給手段の出力電荷を交互に昇圧電源VP Pに供給する。

【0147】クロックφ1、φ1が動作しない初期状態 では、ノード d、ノード f はそれぞれ、回路部分12 1、122が有するプリチャージ手段であるNチャネル MOSトランジスタ127、128によって(VCC-Vtn) レペルにプリチャージされるが、クロック
の 1、 φ1が動作すると、ノードdが昇圧されている期間 はNチャネルMOSトランジスタ126のゲート電位が VCC電源電位よりNチャネルMOSトランジスタのし きい値以上高くなり、ノード f はNチャネルMOSトラ ンジスタ126によって、図11 (e) に示す如く、V CC電源電位にプリチャージされ、ノードgは図11 (f) に示す如く、(VCC-Vtn)レベルにプリチ ャージされる。同様に、ノードfが昇圧されている期間 20 はNチャネルMOSトランジスタ125のゲート電位が VCC電源電位よりNチャネルMOSトランジスタのし きい値以上高くなり、ノードdはNチャネルMOSトラ ンジスタ125によって、図11(c)に示す如く、V CC電源電位にプリチャージされ、ノードeは図11 (d) に示す如く、(VCC-Vtn) レベルにプリチ ャージされる。

【0148】図8に示す本発明の第6の実施例では、ノ ードaはVCC電源電位よりNチャネルMOSトランジ スタのしきい値だけ低いレベルにしかプリチャージされ ず、また、ノードcはVCC電源電位よりNチャネルM OSトランジスタのしきい値の2倍だけ低いレベルにし かプリチャージされないが、図10に示す本発明の第7 の実施例の回路構成をとることによって、図8に示す本 発明の第6の実施例のノードaに相当するノードd、ノ ードfは、図11(c)、(e)に示す如く、VCC電 源電位にプリチャージされる。即ち、図8に示す本発明 の第6の実施例よりNチャネルMOSトランジスタのし きい値分だけ高いレベルにプリチャージでき、最終的 に、図11(c)、(e)に示す如く、2VCCレベル に昇圧できる。また、図8に示す本発明の第6の実施例 のノードcに相当するノードe、ノードgも、図8に示 す本発明の第6の実施例よりNチャネルMOSトランジ スタのしきい値分だけ高いレベルにプリチャージでき、 最終的に、図11 (d)、(f)に示す如く、3VCC よりNチャネルMOSトランジスタのしきい値分だけ低 いレベルに昇圧できる。

【0149】 (第8の実施例) 次に、図12に本発明の 第8の実施例に於ける昇圧回路の回路構成の一例を示 し、図13に、図12に示す本発明の第8の実施例の昇 50 圧回路の動作タイミングチャートを示す。

【0150】図12に示す本発明の第8の実施例は、図 10に示す本発明の第7の実施例の昇圧回路に昇圧用キ ャパシタ140、141及び、NチャネルMOSトラン ジスタ(第8のトランジスタ)150、151を付加し た回路構成となっている。

【0151】図12に示す本発明の第8の実施例の昇圧 回路に於いて、以下、その動作を、図13を参照して説 明する。

【0152】図13に示す如く、本発明の第8の実施例 は、図11に示す本発明の第7の実施例の昇圧回路の動 10 ジスタ(第2のpチャンネルトランジスタ)500のド 作タイミングチャートと同様に動作するが、異なる点 は、図11(c)、(e)に示す本発明の第7の実施例 の昇圧回路のノードd、ノードfのレベルは2VCCに 昇圧された後、整流スイッチであるNチャネルMOSト ランジスタ123、124がオンすると、昇圧電源VP Pレベルと同一レベルに低下し、これに追従して、図1 0 (d)、(f)に示す如く、ノードe、ノードgが (3 VCC-Vtn) レベルから、(VPP+VCC-Vtn)レベルまで低下するのに対し、本発明の第8の 実施例に於ける昇圧回路では、図13(c)、(e)に 20 示す如く、レベル低下が起こるノードカ、ノード」と整 流スイッチ148、149のゲートを昇圧するノード i、ノードkの昇圧パスを別系統にすることにより、図 13 (d)、(f)に示す如く、ノードi、ノードkが (3VCC-Vtn)レベルに昇圧された後のレベル低 下が生じない。

【0153】即ち、図10に示す本発明の第7の実施例 に比べて、整流スイッチ148、149のゲートレベル をドレインであるノードh、ノードiのレベルに対して より高く保つことが可能で、昇圧電源VPPへの電荷供 30 給を効率よく行なうことができる。

【0154】尚、本発明の第6、第7及び第8の実施例 に於いて、プリチャージ用NチャネルMOSトランジス タ102、110、125~130、142~147、 150、151及び、整流スイッチ用NチャネルMOS トランジスタ103、123、124、148、149 のしきい値を、他の通常プロセスのNチャネルMOSト ランジスタのしきい値より低いしきい値に設定して製造 することにより、ノードa、b、c、e、g、d、f、 くすることが可能で、整流スイッチの出力をより高いレ ペルにすることが可能である。

【0155】また、本発明の各実施例のNチャネルMO SトランジスタとPチャネルMOSトランジスタ、及 び、VCC電源と接地電源を置き換えて、降圧回路を構 成することも可能である。

【0156】 (第9の実施例) 図16は本発明の第9の 実施例における半導体集積回路の構成を示す。

【0157】図16において、チップ内部発生昇圧電源 にウエルが接続されている p チャンネルトランジスタ

(第1のpチャンネルトランジスタ) 501は、抵抗5 04と直列に接続され、外部電源(昇圧電源の出力電位 よりも低い出力電位を有する第1の電源) とグランドと の間に配置されている。 pチャンネルトランジスタ50 1のドレインは、しきい値を所望の値に設定したインバ ーター502を介して内部昇圧電源ジェネレーターに接 続され、pチャンネルトランジスタ501のゲートは、 抵抗503と直列に接続し電源電圧とグランド間に配置 した、ゲートとドレインを短絡したpチャンネルトラン レインに接続されている。

【0158】以上のように構成された半導体集積回路に ついて、内部発生昇圧電源電位の検知動作について説明

【0159】図16において内部昇圧電位が変動した 時、ウエルを内部昇圧電位に接続したpチャンネルトラ ンジスタ501のドレインの電位は内部昇圧電位の変動 に連動して変化する。図23にpチャンネルトランジス 夕のしきい値電圧の基板電位依存性を示す。基板電位が 上昇すると、しきい値電圧も大きくなる。昇圧電位が上 昇した時は、pチャンネルトランジスタ501のしきい 値電圧の上昇によりpチャンネルトランジスタ501の ドレインの電位は低下し、一方、昇圧電位が低下した時 は、pチャンネルトランジスタ501のドレインの電位 は上昇する。この時、シミュレーション等により内部昇 圧電源電位が所望の電圧範囲に納まるようにインバータ -502のしきい値の設定を行うことによりpチャンネ ルトランジスタ501のドレインの電位変化から、昇圧 電位が所望の電圧範囲より上昇した時には内部昇圧電源 ジェネレーターを停止させ、昇圧電位が所望の電圧範囲 より低下した時には内部昇圧電源ジェネレーターを動作 させることが、内部昇圧電源と他電源間にリークパスを 作らずに可能である。つまり、内部昇圧電源の動作効率 を低下させることなく、昇圧電位を検知することが可能 になる。

【0160】 (第9の実施例の変形例) 前記の構成にお いて、図17に示すように、pチャンネルトランジスタ 501に直列に接続された抵抗504をゲートを、昇圧 電源に接続したnチャンネルトランジスタで構成するこ i、kの昇圧時のしきい値に起因するレベル低下を少な 40 とにより、昇圧電位の検知感度を向上させることができ

> 【0161】図17において、昇圧電位が上昇した時、 ウエル電位が上昇したpチャンネルトランジスタ501 は、そのしきい値電圧が上昇し、pチャンネルトランジ スタ501のオン抵抗は増大する。さらに、nチャンネ ルトランジスタ504のオン抵抗がゲート電圧の上昇に より減少し、この相乗効果によりpチャンネルトランジ スタ501のドレインの電位はいっそう敏感に昇圧電源 の上昇に反応し低下する。

【0162】尚、トランジスタ501のゲート長を大き

く、ウエルの不純物濃度を濃くすることにより、ウエル 電位の変動、言い替えれば内部昇圧電位の変動により敏 感な検知回路を構成することができる。

【0163】 (第10の実施例) 図18は本発明の第1 0の実施例における半導体集積回路の構成を示す。

【0164】図18において、抵抗508と直列に接続 され電源電圧とグランド間に配置されたpチャンネルト ランジスタ(第3のpチャンネルトランジスタ)506 は、そのウエルがチップ内部発生昇圧電源に接続され、 ゲートとドレインを短絡し、ドレインが電位比較器50 10 9に接続されている。電位比較器509は、出力がイン バータ510を介して内部昇圧電源ジェネレーターに接 続され、更に入力として、抵抗507と直列に接続し電 源電圧とグランド間に配置された、ゲートとドレインを 短絡したpチャンネルトランジスタ (第4のpチャンネ ルトランジスタ)505のドレインと接続されている。 【0165】以上のように構成された半導体集積回路に ついて、内部発生昇圧電源電位の検知動作について説明 する。

【0166】図18において内部昇圧電位が変動した 時、ウエルを内部昇圧電位に接続したpチャンネルトラ ンジスタ506のドレインの電位は内部昇圧電位の変動 に連動して変化する。図23にpチャンネルトランジス 夕のしきい値電圧の基板電位依存性を示す。基板電位が 上昇すると、しきい値電圧も大きくなる。昇圧電位が上 昇した時は、ウエル電位が上昇したpチャンネルトラン ジスタ506のしきい値電圧は上昇して、pチャンネル トランジスタ506のドレインの電位は低下し、一方、 昇圧電位が低下した時は、ウエル電位が低下したpチャ ンネルトランジスタ506のしきい値電圧は低下し、p 30 チャンネルトランジスタ506のドレインの電位は上昇

【0167】昇圧電位検知回路を昇圧電源電位の上昇防 止のために用いる時は、昇圧電位がある上限の電位に上 昇した時、pチャンネルトランジスタ506のドレイン の電位が、pチェンネルトランジスタ505のドレイン の電位より低くなるようにpチャンネルトランジスタ5 05、506のしきい値、及び、抵抗507、508の 抵抗値を設定することにより、電圧比較器509で両p 部昇圧電源ジェネレーターを停止させることが、内部昇 圧電源と他電源間にリークパスを作ることなく可能にな

【0168】同様にして、検知回路を昇圧電源電位の低 下防止に用いる時にも、内部昇圧電源と他電源間にリー クパスを作ることなく昇圧電位を検知することが可能に なる。つまり、内部昇圧電源の動作効率を低下させるこ となく、昇圧電位を検知することが可能になる。

【0169】前記の構成において、pチャンネルトラン

を昇圧電源に接続したnチャンネルトランジスタで構成 することにより、昇圧電位の検知感度を向上させること ができる。

【0170】(第10の実施例の変形例)前記の構成に おいて、図19に示すようにpチャンネルトランジスタ 506に直列に接続された抵抗成分508をゲートを昇 圧電源に接続したnチャンネルトランジスタで構成する ことにより、昇圧電位の検知感度を向上させることがで きる。

【0171】図19において昇圧電位が上昇した時、ウ エル電位が上昇した p チャンネルトランジスタ506 は、そのしきい値電圧が上昇し、pチャンネルトランジ スタ506のオン抵抗は増大する。さらに、nチャンネ ルトランジスタ508のオン抵抗がゲート電圧の上昇に より減少し、この相乗効果によりpチャンネルトランジ スタ506のドレインの電位はいっそう敏感に昇圧電源 の上昇に反応し低下する。

【0172】尚、トランジスタ506のゲート長を大き く、ウエルの不純物濃度を濃くすることにより、ウエル 20 電位の変動、言い替えれば内部昇圧電位の変動により敏 感な検知回路を構成することができる。

【0173】 (第11の実施例) 図20は本発明の第1 1の実施例における半導体集積回路の構成を示すもので

【0174】図20において、抵抗515と直列に接続 し電源電圧とグランド間に配置され、チップ内部発生昇 圧電源にゲートが接続されているnチャンネルトランジ スタ (第1のnチャンネルトランジスタ) 511のソー スは、抵抗517を介してグランドに接続されたpチャ ンネルトランジスタ(第5のpチャンネルトランジス タ)513のソースに接続されている。pチャンネルト ランジスタ513のゲートは、抵抗516と直列に接続 し電源電圧とグランド間に配置されたゲートとドレイン を短絡したpチャンネルトランジスタ(第6のpチャン ネルトランジスタ)512のドレインに接続され、pチ ャンネルトランジスタ513のドレインは、しきい値を 所望の値に設定したインパーター514を介して内部昇 圧電源ジェネレーターに接続されている。

【0175】以上のように構成された半導体集積回路に チャンネルトランジスタのドレインの電位を比較後、内 40 ついて、内部発生昇圧電源電位の検知動作について説明 する。

【0176】図20において、内部昇圧電位が変動した 時、ゲートを内部昇圧電位に接続したnチャンネルトラ・ ンジスタ511のソース電位は内部昇圧電位の変動に連 動して変化する。即ち、昇圧電位が上昇した時は、nチ ャンネルトランジスタ511のソース電位は上昇し、p チャンネルトランジスタ513のソース電位も上昇す る。一方、昇圧電位が低下した時は、nチャンネルトラ ンジスタ511のソース電位は低下し、pチャンネルト ジスタ506に直列に接続された抵抗508を、ゲート 50 ランジスタ513のソース電位は低下する。この時、シ

ミュレーション等により内部昇圧電源電位が所望の電圧 範囲に納まるようにインバーター514のしきい値の設 定を行うことによりpチャンネルトランジスタ511の ソース電位変化から、昇圧電位が所望の電圧範囲より上 昇した時には内部昇圧電源ジェネレーターを停止させ、 昇圧電位が所望の電圧範囲より低下した時には内部昇圧 電源ジェネレーターを動作させることが、内部昇圧電源 と他電源間にリークパスを作らずに可能である。つま り、内部昇圧電源の動作効率を低下させることなく、昇 圧電位を検知することが可能になる。

【0177】 (第12の実施例) 図21は本発明の第1 2の実施例における半導体集積回路の構成を示す。

【0178】図21において、チップ内部発生基板電源 にウエルが接続されているnチャンネルトランジスタ (第2のnチャンネルトランジスタ) 519は、抵抗5 22と直列に接続し電源電圧とグランド間に配置されて いる。nチャンネルトランジスタ519のドレインはし きい値を所望の値に設定したインバーター520を介し て内部基板電源ジェネレーターに接続され、nチャンネ ルトランジスタ519のゲートは、抵抗521と直列に 20 時の昇圧電源電圧を一定に保持できる。 接続し電源電圧とグランド間に配置した、ゲートとドレ インを短絡した、ウエル電位が接地電位であるnチャン ネルトランジスタ(第3のnチャンネルトランジスタ) 518のドレインに接続されている。ここで、nチャン ネルトランジスタ518、519のウエル電位が異なっ ているが、図25に示す様に、トリプルウエル構造を採 用することにより異なる電位に設定することが可能であ る。

【0179】以上のように構成された半導体集積回路に ついて、内部発生基板電源電位の検知動作について説明 30 する。

【0180】図21において、内部基板電位が変動した 時、ウエルを内部基板電位に接続したnチャンネルトラ ンジスタ519のドレインの電位は内部昇基板電位の変 動に連動して変化する。図24にnチャンネルトランジ スタのしきい値電圧の基板電位依存性を示す。基板電位 が上昇すると、しきい値電圧は小さくなる。従って、基 板電位が上昇した時は、ウエル電位が上昇したnチャン ネルトランジスタ519のしきい値電位は低下し、nチ ャンネルトランジスタ519のドレインの電位は低下 し、一方、基板電位が低下した時は、ウエル電位が低下 したnチャンネルトランジスタ519のしきい値電圧は 上昇し、nチャンネルトランジスタ519のドレインの 電位は上昇する。この時、シミュレーション等により内 部基板電源電位が所望の電圧範囲に納まるようにインバ ーター520のしきい値の設定を行うことによりnチャ ンネルトランジスタ519のドレインの電位変化から、 基板電位が所望の電圧範囲より上昇した時には内部基板 電源ジェネレーターを動作させ、基板電位が所望の電圧

停止させることが、内部基板電源と他電源間にリークパ スを作らずに可能である。つまり、内部基板電源の動作 効率を低下させることなく、基板電位を検知することが 可能になる。

【0181】尚、トランジスタ519のゲート長を大き く、ウエルの不純物濃度を濃くすることにより、ウエル 電位の変動、言い替えれば内部昇圧電位の変動により敏 感な検知回路を構成することができる。

【0182】以上の説明において、図16の抵抗50 3、図18の抵抗507、図20の抵抗515~51 10 7、及び図21の抵抗521、522は、何れもトラン ジスタにより構成してもよい。

#### [0183]

【発明の効果】以上説明したように、請求項1~請求項 3及び請求項8記載の発明によれば、待機時(RASが ハイレベルの時)と動作時(RASがロウレベルの時) とで別々の電源電圧発生回路から昇圧電源を発生させた ので、待機時用電源電圧発生回路の昇圧電源供給能力を 待機時に必要最小限な供給量でよいようにしつつ、動作

【0184】特に、請求項3記載の発明によれば、電圧 検知部を共用して、回路構成を簡易にできる。

【0185】また、請求項4記載の発明によれば、動作 時の昇圧電源リークを動作時用電源電圧発生回路で兼用 して補償する構成としたので、待機時用の電源電圧発生 回路の昇圧電源供給能力は待機時に必要最小限な供給量 で済む。

【0186】更に、請求項5及び請求項6記載の発明に よれば、待機時(RASがハイレベルの期間)と動作時 (RASがロウレベルの期間)とで、待機時用電源電圧 発生回路の電源電流供給能力を個別に変更設定したの で、動作時の昇圧電源リークに対応して、待機時用電源 電圧発生回路の動作時における電流供給能力だけを高め ることができる。

【0187】加えて、請求項7記載の発明によれば、D RAMにおけるファーストページモードにおいては、コ ラムアドレスストロープ (CAS) によっても動作時用 電源電圧発生回路を駆動して、昇圧電源リークが増大す る期間は動作時用電源電圧発生回路で昇圧電源を供給し 40 たので、待機時用電源電圧発生回路の昇圧電源供給能力 は、待機時に必要最小限な供給量で済む。

【0188】また、請求項9記及び請求項10記載の発 明によれば、動作時にワード線から電流がリークする系 路に存在するトランジスタのゲート長を他のトランジス タよりも長く設定したので、リーク電流量を少なく制限 でき、半導体集積回路全体の動作にはほとんど影響を与 えずに、昇圧電源リーク電流のみを削減できる。

【0189】請求項11~請求項18、請求項23及び 請求項25記載の昇圧回路によれば、電荷供給ノード **範囲より低下した時には内部基板電源ジェネレーターを 50 と、整流スイッチのゲートに接続されたノードとを、異** 

なるキャパシタで昇圧するので、1つのクロック供給回 路のみでもって、効率良く電荷供給ノードの電荷を昇圧 電源に供給することが可能である。また、PチャネルM OSトランジスタを用いたCMOS型の簡易な整流スイ ッチ制御手段を備えて、電荷供給ノード及び、整流スイ ッチのゲートに接続されたノードの昇圧が高速に行なわ れるので、高周波の昇圧動作が可能である。

【0190】更に、請求項19~請求項22記載の発明 によれば、プリチャージ手段によりプリチャージされた 電位を更に高く昇圧するので、昇圧効率を高めることが 10 路構成図である。 できる。

【0191】ここで、特に、請求項22記載の発明によ れば、電荷供給手段の出力側と整流スイッチ制御手段の 出力側とを別系統にしたので、整流スイッチがON動作 に伴い整流スイッチ制御手段の出力側の昇圧電位が電荷 供給手段の出力側の電位により低下することを確実に防 止できて、昇圧電源への電荷供給を効率良く行うことが 可能である。

【0192】また、特に、請求項24記載の発明では、 プリチャージ用及び、整流スイッチ用のNチャネルMO 20 知回路の構成を示す図である。 Sトランジスタのしきい値を他のNチャネルMOSトラ ンジスタのしきい値より小さく製造されるので、各昇圧 ノードのしきい値に起因するレベル低下を少なくするこ とが可能であり、その実用的効果は大きい。

【0193】更に、請求項26~請求項31記載の発明 によれば、ドレインが検知信号となるトランジスタの基 板又はゲートにチップ内部発生昇圧電源を接続して、チ ップ内部発生昇圧電源と他電源間にリークパスを作るこ となく内部発生昇圧電源の電位の検知を可能にしたの で、内部リーク電流を少なく制限して、チップ内部発生 30 位依存性を示す図である。 昇圧電源ジェネレータの動作効率を低下させることなく 内部発生昇圧電源の電位を所望の設定電圧範囲内に制御 することができる。

【0194】特に、請求項28及び請求項30記載の発 明では、内部発生昇圧電源の電位の検知感度を高めるこ とができる。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施例における電源電圧発生回 路の構成図である。

【図2】従来の電源電圧発生回路の構成図である。

【図3】本発明の第2の実施例における電源電圧発生回 路の回路図と内部電位のタイミングチャートである。

【図4】本発明の第3の実施例における電源電圧発生回 路の回路図である。

【図5】本発明の第4の実施例における電源電圧発生回 路の構成図である。

【図6】本発明の第5の実施例を説明するための回路図 である。

【図7】本発明の第5の実施例を説明するためのNチャ ンネルMOSトランジスタのオフリーク特性である。

【図8】本発明の第6の実施例に於ける昇圧回路の回路 構成図である。

【図9】同第6の実施例の動作タイミングチャートであ

【図10】本発明の第7の実施例に於ける昇圧回路の回 路構成図である。

【図11】同第7の実施例の動作タイミングチャートで ある。

【図12】本発明の第8の実施例に於ける昇圧回路の回

【図13】同第8の実施例の動作タイミングチャート図 である。

【図14】従来の昇圧回路の回路構成図である。

【図15】同従来例の動作タイミングチャートである。

【図16】本発明の第9の実施例における昇圧電位検知 回路の構成を示す図である。

【図17】本発明の第9の実施例の変形例における昇圧 電位検知回路の構成を示す図である。

【図18】本発明の第10の実施例における昇圧電位検

【図19】本発明の第10の実施例の変形例における昇 圧電位検知回路の構成を示す図である。

【図20】本発明の第11の実施例における昇圧電位検 知回路の構成を示す図である。

【図21】本発明の第12の実施例における基板電位検 知回路の構成を示す図である。

【図22】従来例における昇圧電位検知回路の構成を示 す図である。

【図23】 pチャンネルトランジスタしきい値の基板電

【図24】 n チャンネルトランジスタしきい値の基板電 位依存性を示す図である。

【図25】トリプルウエルの電位を示す図である。

【符号の説明】

301, 340 動作時用電源電圧発生回路(第1の 電源電圧発生回路)

302, 341 補助電源電圧発生回路(第2の電源 電圧発生回路)

303, 342 待機時用電源電圧発生回路(第2の 40 電源電圧発生回路)

発振回路 (第2の発振回路)

304, 343 レベル検知回路(電圧検知部)

3 1 2 発振回路 (第1の発振回路) 3 2 1

311, 320 チャージポンプ回路

313, 322 遅延回路

3 4 3 NチャンネルMOSトランジスタ

(制御トランジスタ)

101 電荷供給手段

102 プリチャージ手段

50 103 整流スイッチ

リセット手段

整流スイッチ制御手段

pチャンネルトランジスタ)509電位比較器(比較器)511nチャンネルトランジスタ(第1のnチャンネルトランジスタ)512pチャンネルトランジスタ(第6のpチャンネルトランジスタ)513pチャンネルトランジスタ(第5のpチャンネルトランジスタ)518nチャンネルトランジスタ(第3の

nチャンネルトランジスタ)

n チャンネルトランジスタ)

5 1 9

pチャンネルトランジスタ) 501 pチャンネルト

501 pチャンネルトランジスタ(第1の

【図1】

pチャンネルトランジスタ)

140、141 キャパシタ

505 pチャンネルトランジスタ (第4の 10

pチャンネルトランジスタ)

5 0 6

104

105

108

500

106, 109

pチャンネルトランジスタ(第3の


PチャネルMOSトランジスタ

pチャンネルトランジスタ(第2の


【図3】

nチャンネルトランジスタ (第2の


# (a) 電源電圧(界圧電源) 発生回路構成図




#### (b) 昇圧電源消費電流(IPP)タイムチャート




# (c) 昇丘電源消費電流JIPP)比較



# (a) 電源電圧発生回路





(c)





【図2】


[図6]

















(f) g







フロントページの続き

(72)発明者 赤松 寛範 大阪府門真市大字門真1006番地 松下電器 産業株式会社内